申请/专利权人：三星电子株式会社

申请日：2020-09-28

公开（公告）日：2021-07-20

公开（公告）号：CN113140240A

主分类号：G11C8/12(20060101)

分类号：G11C8/12(20060101);G06F12/0802(20160101)

优先权：["20200120 KR 10-2020-0007177"]

专利状态码：在审-实质审查的生效

法律状态：2023.03.21#实质审查的生效;2021.07.20#公开

摘要：公开了一种高带宽存储器和一种具有该高带宽存储器的系统。高带宽存储器包括缓冲器裸片和多个存储器裸片，每个存储器裸片包括至少一个第一处理元件存储体组和至少一个第二处理元件存储体组。所述至少一个第一处理元件存储体组包括连接到一个或更多个第一存储体输入输出线组的一个或更多个第一存储体以及连接到所述一个或更多个第一存储体输入输出线组和第一全局输入输出线组的第一处理元件控制器，并且被配置为基于第一指令对从所述一个或更多个第一存储体输入输出线组中的一个存储体输入输出线组输出的第一数据和通过第一全局输入输出线组传输的第二数据执行第一处理操作，第一指令是基于第一处理命令生成的。

主权项：1.一种高带宽存储器，所述高带宽存储器包括：缓冲器裸片；以及多个存储器裸片，堆叠在缓冲器裸片上，其中，所述多个存储器裸片中的每个包括至少一个第一处理元件存储体组和至少一个第二处理元件存储体组，其中，所述至少一个第一处理元件存储体组包括：一个或更多个第一存储体，连接到一个或更多个第一存储体输入输出线组；以及第一处理元件控制器，连接到所述一个或更多个第一存储体输入输出线组和第一全局输入输出线组，其中，第一处理元件控制器被配置为基于第一指令对从所述一个或更多个第一存储体输入输出线组中的一个第一存储体输入输出线组输出的第一数据和通过第一全局输入输出线组传输的第二数据执行第一处理操作，第一指令是基于第一处理命令生成的，其中，所述至少一个第二处理元件存储体组包括：一个或更多个第二存储体，连接到一个或更多个第二存储体输入输出线组；以及第二处理元件控制器，连接到所述一个或更多个第二存储体输入输出线组和第二全局输入输出线组，其中，第二处理元件控制器被配置为基于第二指令来执行从所述一个或更多个第二存储体中的一个第二存储体获得第二数据并且将第二数据传输到第二全局输入输出线组的第二处理操作，第二指令与基于第一处理命令生成的第一指令不同，其中，第一全局输入输出线组和第二全局输入输出线组共同连接到数据总线。

全文数据：

权利要求：

百度查询： 三星电子株式会社 高带宽存储器和具有该高带宽存储器的系统

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD