申请/专利权人：北京源启先进微电子有限公司

申请日：2021-01-21

公开（公告）日：2021-09-17

公开（公告）号：CN214228229U

主分类号：H03K19/003(20060101)

分类号：H03K19/003(20060101)

优先权：

专利状态码：有效-授权

法律状态：2021.09.17#授权

摘要：本实用新型实施例提供了一种多路并联锁存器、运算单元以及芯片，多路并联锁存器包括：多个输入端；一个时钟信号端，用于提供时钟信号；多个锁存器，每个锁存器与一个输入端连接，用于在时钟信号的控制下锁存并传输从与该锁存器连接的输入端输入的数据；多个输出端；其中，锁存器包括：锁存单元、输出单元以及保持电容；锁存单元与输入端连接；输出单元与锁存单元连接；输出单元与锁存单元之间具有一数据存储节点；保持电容与数据存储节点连接，当锁存单元在时钟信号的控制下处于高阻状态时，保持电容用于存储数据存储节点处的数据。本实用新型实施例中的多路并联锁存器，时钟负载较小。

主权项：1.一种多路并联锁存器，其特征在于，包括：多个输入端，用于输入多个数据；一个时钟信号端，用于提供时钟信号；多个锁存器，每个所述锁存器与一个所述输入端连接，用于在所述时钟信号的控制下锁存并传输从与该锁存器连接的输入端输入的数据；多个输出端，每个所述输出端与一个所述锁存器连接，用于从与该输出端连接的锁存器读出数据；其中，所述锁存器包括：锁存单元、输出单元以及保持电容；所述锁存单元与所述输入端连接，用于在所述时钟信号的控制下锁存从所述输入端输入的数据；所述输出单元与所述锁存单元连接，用于传输所述锁存单元输出的数据；所述输出单元与所述锁存单元之间具有一数据存储节点；所述保持电容与所述数据存储节点连接，当所述锁存单元在所述时钟信号的控制下处于高阻状态时，所述保持电容用于存储所述数据存储节点处的数据。

全文数据：

权利要求：

百度查询： 北京源启先进微电子有限公司 多路并联锁存器、运算单元以及芯片

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD