【发明公布】一种功率绝缘体上的硅衬底的制备工艺_中环领先半导体材料有限公司_202110565302.3 

申请/专利权人:中环领先半导体材料有限公司

申请日:2021-05-24

公开(公告)日:2021-09-21

公开(公告)号:CN113421848A

主分类号:H01L21/762(20060101)

分类号:H01L21/762(20060101);H01L21/306(20060101);H01L21/324(20060101);H01L21/02(20060101);H01L21/304(20060101);H01L21/67(20060101)

优先权:

专利状态码:在审-公开

法律状态:2021.09.21#公开

摘要:本发明一种功率绝缘体上的硅衬底的制备工艺,包括准备一片硅外延片作器件层硅衬底,一片氧化硅片做支撑硅衬底,进行等离子表面活化处理后,常温键合后进行低温退火,采用机械研磨的减薄方式后,利用快腐加慢腐的两步选择性酸腐蚀去除衬底硅单晶,进行CMP抛光处理,接着进行高温的氧化减薄处理,最后通过稀释的氢氟酸腐蚀去除高温氧化生长的氧化硅;键合后的低温退火温度不超过400度;键合片的抛光去除量不超过1um,高温氧化退火的温度不低于900度,最后通过湿法清洗工艺去除表面氧化层后得到所需的绝缘体上硅衬底。本发明通过选择性腐蚀和CMP抛光加高温热氧化的减薄方式,精确地控制功率绝缘体上的硅衬底器件层的厚度及均匀性。

主权项:1.一种功率绝缘体上的硅衬底的制备工艺,其特征在于,包括以下步骤:S101,提供单晶硅衬底;S102,在单晶硅衬底表面生长一层轻掺杂单晶外延硅层;S103,提供支撑衬底,所述支撑衬底正面为抛光面;S104,支撑衬底进行热氧化,生长二氧化硅作为绝缘层;S105,以单晶硅衬底的外延层表面和支撑衬底表面有绝缘层的表面为键合面,分别进行等离子表面活化处理后,常温下将单晶硅衬底和支撑衬底键合在一起,形成键合衬底;S106,将键合衬底放入炉管进行低温退火,退火温度不高于400℃;S107,对键合衬底采用机械研磨的减薄方式,去掉大部分的衬底单晶硅,预留小于80um衬底单晶硅通过后续工艺进行去除;S108,对减薄后的键合衬底进行酸腐蚀,采用氢氟酸,硝酸和醋酸的混合腐蚀溶液,喷涂在旋转的键合衬底上,通过快腐加慢腐两道不同配比溶液下的化学腐蚀,自停止在外延层与单晶衬底的界面,确保将机械研磨后预留的单晶硅衬底去除干净;S109,对腐蚀后的键合衬底进行CMP抛光,得到所需的表面粗糙度;S110,对抛光后的键合衬底进行高温热氧化,进一步提升键合强度;S111,对氧化后的键合衬底进行氢氟酸的化学腐蚀,去除表面二氧化硅层,同时进行SC1加SC2的湿法清洗,去除表面颗粒和表面金属沾污。

全文数据:

权利要求:

百度查询: 中环领先半导体材料有限公司 一种功率绝缘体上的硅衬底的制备工艺