申请/专利权人:西安电子科技大学
申请日:2021-07-06
公开(公告)日:2021-09-21
公开(公告)号:CN113422594A
主分类号:H03K5/24(20060101)
分类号:H03K5/24(20060101)
优先权:
专利状态码:有效-授权
法律状态:2022.11.25#授权;2021.10.12#实质审查的生效;2021.09.21#公开
摘要:本发明公开了一种动态比较器,包括级联的预放大器和锁存器。本发明中的动态比较器,时钟控制信号只需要一个就可以完成复位和比较,简化了比较器的时序,节约了功耗和面积,同时预放大器使用了正反馈形式,使预放大器的输出以指数形式放大输入信号,显著的减小了传输延时,满足高速高精度比较器的设计要求。
主权项:1.一种动态比较器,其特征在于,包括:预放大器和锁存器,所述预放大器和锁存器级联;所述预放大器中具有晶体管Mp1、Mp2、Mp3、Mp4、Mp5、Mn1、Mn2、Mn3、Mn4、Mn5和Mn6,所述晶体管Mp3、Mp4和Mp5的源极均接电源VDD,所述晶体管Mp3和Mp5的漏极分别接所述预放大器的N输出端和P输出端,所述晶体管Mp3、Mp4和Mp5的栅极均接时钟控制信号;所述晶体管Mn1和Mn2的栅极和漏极均接所述晶体管Mp4的漏极,所述晶体管Mn1和Mn2的源极分别接所述预放大器的N输出端和P输出端;所述晶体管Mp1和Mp2的源极均接所述晶体管Mp4的漏极,所述晶体管Mp1和Mp2的漏极分别接所述预放大器的N输出端和P输出端,所述晶体管Mp1和Mp2的栅极分别接输入信号VIN和VIP;所述晶体管Mn3和Mn4的栅极分别接所述预放大器的P输出端和N输出端,所述晶体管Mn3和Mn4的漏极分别接所述预放大器的N输出端和P输出端,所述晶体管Mn3和Mn4的源极均接地;所述晶体管Mn5和Mn6的漏极分别接所述预放大器的N输出端和P输出端,所述晶体管Mn5和Mn6的栅极均接时钟控制信号,所述晶体管Mn5和Mn6的源极均接地。
全文数据:
权利要求:
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。