申请/专利权人：浙江大学

申请日：2019-03-05

公开（公告）日：2021-09-21

公开（公告）号：CN110008171B

主分类号：G06F15/78(20060101)

分类号：G06F15/78(20060101)

优先权：

专利状态码：失效-未缴年费专利权终止

法律状态：2023.02.28#未缴年费专利权终止;2019.08.06#实质审查的生效;2019.07.12#公开

摘要：本发明涉及片上系统芯片的一种总线时钟控制装置，主要用于保证总线时钟频率动态切换操作不影响总线传输的正确性，尤其涉及一种片上系统的总线时钟频率动态切换装置。它包括时钟控制电路、自举主设备和总线三个组成部分。时钟控制电路负责发送请求信号A，控制总线时钟信号的频率切换并向总线提供时钟信号；自举主设备负责发送应答信号B，可通过总线协议发起总线传输请求；总线在总线时钟信号的控制下工作，可响应自举主设备发出的总线传输请求。本发明装置的有益效果是：总线时钟频率动态切换过程保证总线传输的正确性和完整性；总线时钟频率动态切换装置完全采用硬件实现，不会增加软件开销，降低了对系统性能的影响。

主权项：1.一种片上系统的总线时钟频率动态切换装置，其特征在于：所述的总线时钟频率动态切换装置包括：时钟控制电路，用于向自举主设备发送请求信号A，控制总线时钟信号的频率切换，并向总线提供时钟信号；所述请求信号A，用于时钟控制电路请求总线时钟信号频率切换；所述自举主设备是指复位后在时钟信号控制下对总线自动发起传输请求的设备，包括CPU、DSP；自举主设备，用于向时钟控制电路发送应答信号B，在自举主设备时钟信号的控制下工作，通过总线协议发起总线传输请求；所述应答信号B，用于自举主设备应答总线时钟信号频率切换；总线，用于在总线时钟信号的控制下工作，与自举主设备通过总线协议信号连接，响应自举主设备发出的总线传输请求；一次完整的总线时钟频率动态切换过程，包括以下步骤：时钟控制电路向自举主设备发送请求信号A，表示一次总线时钟频率动态切换过程的开始；自举主设备继续完成正在执行的总线传输请求并停止发起下一个总线传输请求，该主设备的总线为空闲状态时，自举主设备向时钟控制电路发送应答信号B；时钟控制电路切换总线时钟信号的频率，切换完成后，时钟控制电路向自举主设备发送请求信号A；自举主设备继续发起下一个总线传输请求，并向时钟控制电路发送应答信号B，表示一次总线时钟频率动态切换过程的结束；由请求信号A和应答信号B控制的总线时钟频率动态切换过程，完全由硬件实现；时钟控制电路切换总线时钟频率时，可保持总线时钟始终打开，也可先关闭总线时钟待切换频率完成后再打开总线时钟。

全文数据：一种片上系统的总线时钟频率动态切换装置技术领域本发明涉及一种片上系统的总线时钟频率动态切换装置。背景技术随着集成电路工艺的发展，处理器的性能和主频得到了巨大的提升。在片上系统芯片中，总线时钟频率一方面需要与高速的处理器主频相配合，另一方面也要与变化的总线负载、存储访问速度相适应，这对总线时钟频率的灵活性提出了很高的要求。其中总线时钟频率的动态切换是一种在系统运行时、实时调整总线时钟频率的典型操作。为了实现总线时钟频率的动态切换，必须在片上系统芯片设计中增加时钟控制逻辑，在总线时钟频率动态切换的过程中保证总线传输的正确性。传统的总线时钟频率动态切换操作是基于系统的关闭时钟的低功耗模式实现的。该实现方式的缺点主要是增加了软件开销，进出低功耗模式的所用时间较长，因此不适用于频繁切换频率的应用场景。除此之外，在总线访问片外设备时，传统实现方式为了保证总线访问的正确性，设计会变得更加复杂。为了解决以上问题，本发明提出了一种片上系统的总线时钟频率动态切换装置。该装置通过时钟控制电路和总线主设备之间握手信号的交互，可以保证总线传输的正确性和完整性，装置完全采用硬件实现，降低了对系统性能的影响。发明内容本发明的目的在于提供一种片上系统的总线时钟频率动态切换装置。为了实现上述目的，本发明所采用的技术方案是：一种片上系统的总线时钟频率动态切换装置，它包括：时钟控制电路，用于向自举主设备发送请求信号A，控制总线时钟信号的频率切换，并向总线提供时钟信号；所述请求信号A，用于时钟控制电路请求总线时钟信号频率切换；自举主设备，用于向时钟控制电路发送应答信号B，在自举主设备时钟信号的控制下工作，通过总线协议发起总线传输请求；所述应答信号B，用于自举主设备应答总线时钟信号频率切换；总线，用于在总线时钟信号的控制下工作，与自举主设备通过总线协议信号连接，响应自举主设备发出的总线传输请求。优选的，一次完整的总线时钟频率动态切换过程，包括以下步骤：时钟控制电路向自举主设备发送请求信号A，表示一次总线时钟频率动态切换过程的开始；自举主设备继续完成正在执行的总线传输请求并停止发起下一个总线传输请求，该主设备的总线为空闲状态时，自举主设备向时钟控制电路发送应答信号B；时钟控制电路切换总线时钟信号的频率，切换完成后，时钟控制电路向自举主设备发送请求信号A；自举主设备继续发起下一个总线传输请求，并向时钟控制电路发送应答信号B，表示一次总线时钟频率动态切换过程的结束。优选的，由请求信号A和应答信号B控制的总线时钟频率动态切换过程，完全由硬件实现。优选的，请求信号A表示时钟控制电路发起一次总线时钟频率动态切换请求、或时钟控制电路对总线时钟信号的频率切换完成，其实现方式包括但不限于电平、脉冲、比特流等。优选的，应答信号B表示自举主设备的总线进入空闲状态等待总线时钟频率切换、或一次总线时钟频率动态切换过程的结束，其实现方式包括但不限于电平、脉冲、比特流。优选的，请求信号A和或应答信号B的具体形式是一位或多位信号。优选的，时钟控制电路切换总线时钟频率时，可保持总线时钟始终打开，也可先关闭总线时钟待切换频率完成后再打开总线时钟。优选的，自举主设备是指复位后在时钟信号控制下对总线自动发起传输请求的设备，包括但不限于CPU、DSP。优选的，自举主设备有一组或多组总线协议信号；在自举主设备接收到总线时钟频率动态切换的请求时，等到该自举主设备的所有总线传输请求都已完成并进入空闲状态后，向时钟控制电路发出应答信号B。优选的，总线上挂载一个或多个自举主设备；时钟控制电路发起总线时钟频率动态切换的请求时，等到该总线挂载的所有自举主设备发起的总线传输请求都已完成并进入空闲状态后，允许时钟控制电路开始切换总线时钟频率。本发明装置的有益效果是：1、总线时钟频率动态切换过程保证总线传输的正确性和完整性；2、总线时钟频率动态切换装置完全采用硬件实现，不会增加软件开销；3、与通过进入低功耗模式切换总线时间频率的传统方式相比，可以降低频率切换操作对系统性能的影响。附图说明图1总线时钟频率动态切换装置结构图；图2总线时钟频率动态切换过程的一种具体实现流程图。具体实施方式下面结合附图对本发明作进一步说明。按照图1所示本发明片上系统的总线时钟频率动态切换装置结构图，它是由负责切换总线时钟信号频率的时钟控制电路、可通过总线协议发起总线传输请求的自举主设备、可响应自举主设备发出请求的总线三个部分组成。具体而言：时钟控制电路，用于向自举主设备发送请求信号A，控制总线时钟信号的频率切换，并向总线提供时钟信号。其中请求信号A，用于时钟控制电路请求总线时钟信号频率切换。自举主设备，用于向时钟控制电路发送应答信号B，在自举主设备时钟信号的控制下工作，通过总线协议发起总线传输请求。其中应答信号B，用于自举主设备应答总线时钟信号频率切换。总线，用于在总线时钟信号的控制下工作，与自举主设备通过总线协议信号连接，响应自举主设备发出的总线传输请求。其中，自举主设备是指复位后在时钟信号控制下对总线自动发起传输请求的设备，包括但不限于CPU、DSP等。请求信号A表示时钟控制电路发起一次总线时钟频率动态切换请求、或时钟控制电路对总线时钟信号的频率切换完成。应答信号B表示自举主设备的总线进入空闲状态等待总线时钟频率切换、或一次总线时钟频率动态切换过程的结束。请求信号A和应答信号B的实现方式包括但不限于电平、脉冲、比特流等，具体形式可以是一位或多位信号。自举主设备可以有一组或多组总线协议信号。在自举主设备接收到总线时钟频率动态切换的请求时，等到该自举主设备的所有总线传输请求都已完成并进入空闲状态后，才允许向时钟控制电路发出应答信号B。总线可挂载一个或多个自举主设备。时钟控制电路发起总线时钟频率动态切换的请求时，等到该总线挂载的所有自举主设备发起的总线传输请求都已完成并进入空闲状态后，才允许时钟控制电路切换总线时钟频率。由请求信号A和应答信号B控制的一次完整的总线时钟频率动态切换过程可以完全由硬件实现。时钟控制电路切换总线时钟频率时，可保持总线时钟始终打开，也可先关闭总线时钟、切换频率完成后再打开总线时钟。基于该一次完整的总线时钟频率动态切换过程，包括以下步骤：时钟控制电路向自举主设备发送请求信号A，表示一次总线时钟频率动态切换过程的开始；自举主设备继续完成正在执行的总线传输请求并停止发起下一个总线传输请求，该主设备的总线为空闲状态时，自举主设备向时钟控制电路发送应答信号B；时钟控制电路切换总线时钟信号的频率，切换完成后，时钟控制电路向自举主设备发送请求信号A；自举主设备继续发起下一个总线传输请求，并向时钟控制电路发送应答信号B，表示一次总线时钟频率动态切换过程的结束。下面按照图2所示介绍本发明一个具体实施例的流程图，使本领域技术人员更清楚理解本发明。以请求信号A和应答信号B分别由一位电平信号实现为例，一种具体操作流程为：1、时钟控制电路将请求信号A置为高电平；2、自举主设备继续完成正在执行的总线传输请求并停止发起下一个总线传输请求，等待该主设备的总线为空闲状态时，自举主设备将应答信号B置为高电平；3、时钟控制电路切换总线时钟信号的频率，等待切换完成后，时钟控制电路将请求信号A置为低电平；4、自举主设备继续发起下一个总线传输请求，并将应答信号B置为低电平。本发明通过上述总线时钟频率动态切换过程保证总线传输的正确性和完整性。且总线时钟频率动态切换装置完全采用硬件实现，不会增加软件开销，降低了对系统性能的影响。以上所述的实施例只是本发明的一种较佳的方案，然其并非用以限制本发明。有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型。因此凡采取等同替换或等效变换的方式所获得的技术方案，均落在本发明的保护范围内。

权利要求：1.一种片上系统的总线时钟频率动态切换装置，其特征在于：所述的总线时钟频率动态切换装置包括：时钟控制电路，用于向自举主设备发送请求信号A，控制总线时钟信号的频率切换，并向总线提供时钟信号；所述请求信号A，用于时钟控制电路请求总线时钟信号频率切换；自举主设备，用于向时钟控制电路发送应答信号B，在自举主设备时钟信号的控制下工作，通过总线协议发起总线传输请求；所述应答信号B，用于自举主设备应答总线时钟信号频率切换；总线，用于在总线时钟信号的控制下工作，与自举主设备通过总线协议信号连接，响应自举主设备发出的总线传输请求。2.如权利要求1所述的一种片上系统的总线时钟频率动态切换装置，其特征在于，一次完整的总线时钟频率动态切换过程，包括以下步骤：时钟控制电路向自举主设备发送请求信号A，表示一次总线时钟频率动态切换过程的开始；自举主设备继续完成正在执行的总线传输请求并停止发起下一个总线传输请求，该主设备的总线为空闲状态时，自举主设备向时钟控制电路发送应答信号B；时钟控制电路切换总线时钟信号的频率，切换完成后，时钟控制电路向自举主设备发送请求信号A；自举主设备继续发起下一个总线传输请求，并向时钟控制电路发送应答信号B，表示一次总线时钟频率动态切换过程的结束。3.如权利要求1所述的一种片上系统的总线时钟频率动态切换装置，其特征在于，由请求信号A和应答信号B控制的总线时钟频率动态切换过程，完全由硬件实现。4.如权利要求1所述的一种片上系统的总线时钟频率动态切换装置，其特征在于，请求信号A表示时钟控制电路发起一次总线时钟频率动态切换请求、或时钟控制电路对总线时钟信号的频率切换完成，其实现方式包括但不限于电平、脉冲、比特流。5.如权利要求1所述的一种片上系统的总线时钟频率动态切换装置，其特征在于，应答信号B表示自举主设备的总线进入空闲状态等待总线时钟频率切换、或一次总线时钟频率动态切换过程的结束，其实现方式包括但不限于电平、脉冲、比特流。6.如权利要求1所述的一种片上系统的总线时钟频率动态切换装置，其特征在于，请求信号A和或应答信号B的具体形式是一位或多位信号。7.如权利要求1所述的一种片上系统的总线时钟频率动态切换装置，其特征在于，时钟控制电路切换总线时钟频率时，可保持总线时钟始终打开，也可先关闭总线时钟待切换频率完成后再打开总线时钟。8.如权利要求1所述的一种片上系统的总线时钟频率动态切换装置，其特征在于，自举主设备是指复位后在时钟信号控制下对总线自动发起传输请求的设备，包括但不限于CPU、DSP。9.如权利要求1所述的一种片上系统的总线时钟频率动态切换装置，其特征在于，自举主设备有一组或多组总线协议信号；在自举主设备接收到总线时钟频率动态切换的请求时，等到该自举主设备的所有总线传输请求都已完成并进入空闲状态后，向时钟控制电路发出应答信号B。10.如权利要求1所述的一种片上系统的总线时钟频率动态切换装置，其特征在于，总线上挂载一个或多个自举主设备；时钟控制电路发起总线时钟频率动态切换的请求时，等到该总线挂载的所有自举主设备发起的总线传输请求都已完成并进入空闲状态后，允许时钟控制电路开始切换总线时钟频率。

百度查询： 浙江大学 一种片上系统的总线时钟频率动态切换装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD