申请/专利权人:矽磐微电子(重庆)有限公司
申请日:2019-03-08
公开(公告)日:2021-09-21
公开(公告)号:CN111668111B
主分类号:H01L21/56(20060101)
分类号:H01L21/56(20060101);H01L21/683(20060101);H01L21/60(20060101)
优先权:
专利状态码:有效-授权
法律状态:2021.09.21#授权;2020.10.13#实质审查的生效;2020.09.15#公开
摘要:本申请提供一种半导体封装方法,其包括:将待封装芯片的正面贴装于载板上,使载板上形成贴装了待封装芯片的贴装区、以及围绕贴装区的空白区;将两个导电块放置于载板上的空白区,两个导电块相对设置于贴装区的两侧;形成包封层,包封层覆盖在载板上,包封层用于包封住待封装芯片以及导电块;剥离载板,露出待封装芯片的正面、导电块的正面及包封层的第一表面;在待封装芯片的正面、导电块的正面及包封层的第一表面形成金属结构;在每一导电块的正面设置多个夹具,两个导电块上的夹具一一对应设置;进行电镀工艺,金属结构图案化之后形成迹线结构,迹线结构用于将待封装芯片的正面的焊垫引出。
主权项:1.一种半导体封装方法,其特征在于,其包括:将待封装芯片的正面贴装于载板上,使所述载板上形成贴装了所述待封装芯片的贴装区、以及围绕所述贴装区的空白区;将两个导电块放置于所述载板上的所述空白区,两个所述导电块相对设置于所述贴装区的两侧;形成包封层,所述包封层覆盖在所述载板上,所述包封层用于包封住所述待封装芯片以及所述导电块;剥离所述载板,露出所述待封装芯片的正面、所述导电块的正面及所述包封层的第一表面;在所述待封装芯片的正面、所述导电块的正面及所述包封层的第一表面形成金属结构;在每一所述导电块的正面设置多个夹具,两个所述导电块上的所述夹具一一对应设置;进行电镀工艺,所述金属结构图案化之后形成迹线结构,所述迹线结构用于将所述待封装芯片的正面的焊垫引出。
全文数据:
权利要求:
百度查询: 矽磐微电子(重庆)有限公司 半导体封装方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。