申请/专利权人：上海凯虹科技电子有限公司;达迩科技(成都)有限公司;上海凯虹电子有限公司

申请日：2020-04-01

公开（公告）日：2021-10-12

公开（公告）号：CN113496960A

主分类号：H01L23/31(20060101)

分类号：H01L23/31(20060101);H01L23/495(20060101);H01L23/498(20060101);H01L21/48(20060101);H01L21/56(20060101)

优先权：

专利状态码：在审-实质审查的生效

法律状态：2021.10.29#实质审查的生效;2021.10.12#公开

摘要：一种封装体及封装方法，通过在封装过程中直接形成图案化导电层，以解决小尺寸导电层因模具设计的限制或导电层自身机械结构的限制而无法制作的问题，从而彻底目前因导电层过小而无法使用导电层设计的问题，大大简化了因导电层过小而只能使用密排焊线的封装体的作业能效。

主权项：1.一种封装体，包括引线框架和芯片，其中，所述引线框架包括基岛和引脚，所述芯片设置于所述引线框架的所述基岛上，其特征在于，所述芯片包含复数个焊盘，每一焊盘对应一个所述引线框架的引脚，所述芯片的每一焊盘通过一个导电层与对应的所述引线框架的引脚直接电性连接。

全文数据：

权利要求：

百度查询： 上海凯虹科技电子有限公司;达迩科技(成都)有限公司;上海凯虹电子有限公司 封装体及封装方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD