申请/专利权人:英特尔公司
申请日:2018-04-27
公开(公告)日:2021-10-12
公开(公告)号:CN113496457A
主分类号:G06T1/20(20060101)
分类号:G06T1/20(20060101);G06T1/60(20060101);G06F7/57(20060101);G06F9/38(20060101);G06F15/167(20060101);G06F15/17(20060101);G06N3/04(20060101);G06N3/08(20060101)
优先权:["20170428 US 15/581167"]
专利状态码:在审-实质审查的生效
法律状态:2021.10.29#实质审查的生效;2021.10.12#公开
摘要:本申请发明名称为:低精度机器学习操作的计算优化。一个实施例提供了一种包括动态精度浮点单元的通用图形处理单元,所述动态精度浮点单元包括控制单元,所述控制单元具有精度跟踪硬件逻辑以跟踪与目标精度相关的计算数据的精度位的可用数量,其中动态精度浮点单元包括计算逻辑来以多个精度输出数据。
主权项:1.一种多芯片模块上的加速器,所述加速器包括:堆叠式存储器,其包括多个存储器管芯;以及图形处理单元GPU,其经由一个或多个存储器控制器与所述堆叠式存储器耦合,所述GPU包括具有单指令多线程SIMT架构的多个多处理器,所述多处理器用于执行至少一个单指令,所述至少一个单指令用于加速与机器学习框架关联的线性代数子程序;所述至少一个单指令用于使得所述GPU的至少一部分对具有不同精度的输入执行浮点操作,所述浮点操作是二维矩阵乘法操作;其中所述多个多处理器的至少一部分包括混合精度核,所述混合精度核用于执行所述至少一个单指令的线程,所述混合精度核包括浮点单元,所述浮点单元用于以第一精度执行所述线程的第一操作并且以第二精度执行所述线程的第二操作;以及其中所述第一操作是具有至少一个16位浮点输入的乘法并且所述第二操作是具有32位浮点输入的累加;其中所述堆叠式存储器位于与所述GPU相同的物理封装上。
全文数据:
权利要求:
百度查询: 英特尔公司 低精度机器学习操作的计算优化
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。