申请/专利权人:英特尔公司
申请日:2020-12-17
公开(公告)日:2021-11-19
公开(公告)号:CN113672285A
主分类号:G06F9/38(20060101)
分类号:G06F9/38(20060101);G06F9/30(20060101);G06F15/78(20060101)
优先权:["20200515 US 16/875,804"]
专利状态码:在审-实质审查的生效
法律状态:2023.06.02#实质审查的生效;2021.11.19#公开
摘要:提供了包括轻量级处理器核心的集成电路。每个处理器核心可以被配置为执行一系列指令。指令中的至少一个可以包括嵌入式延迟字段,该嵌入式延迟字段具有指定在进行到下一指令之前需要等待以避免数据风险的时间量的值。延迟字段的值可以是由编译器在软件编译时间期间确定的。这种延迟字段也可以与分支指令结合使用,以针对一个或多个相关联的分支延迟时隙指定多个无操作NOP,并且还可以用于减少数据转发成本。
主权项:1.一种集成电路,包括:程序存储器;以及处理器核心,其被配置为执行存储在所述程序存储器上的多条指令,其中,所述多条指令中的至少一条指令包括延迟字段,所述延迟字段具有指定要在所述至少一条指令之后插入以避免数据风险的无操作NOP的数量的值。
全文数据:
权利要求:
百度查询: 英特尔公司 针对轻量级处理器核心的风险减轻
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。