申请/专利权人：青岛佳恩半导体有限公司

申请日：2021-08-10

公开（公告）日：2021-11-19

公开（公告）号：CN113675086A

主分类号：H01L21/331(20060101)

分类号：H01L21/331(20060101);H01L29/739(20060101)

优先权：

专利状态码：在审-实质审查的生效

法律状态：2021.12.07#实质审查的生效;2021.11.19#公开

摘要：本发明提供了一种空穴阻挡载流子存储层的制造方法及其IGBT器件，属于半导体集成电路制造技术领域，该一种空穴阻挡载流子存储层的制造方法包括步骤S1，提供一半导体衬底，利用外延生长法在半导体衬底的上表面依次生长形成P+集电层、N+电场阻止层和N型漂移区；步骤S2，通过干法刻蚀对N型漂移区进行刻蚀出第一沟槽，完成后将半导体硅片进行清洗；步骤S3，通过高温化学气相沉积法在第一沟槽的内壁生长一层槽壁介质层并进行退火处理，完成后对槽壁介质层的内部进行填充形成源级介质层；优化器件制造步骤，在沟槽进行离子注入前，清理不必要的杂质，避免对器件进行干扰。

主权项：1.一种空穴阻挡载流子存储层的制造方法，其特征在于，包括以下步骤：步骤S1，提供一半导体衬底，利用外延生长法在半导体衬底的上表面依次生长形成P+集电层、N+电场阻止层和N型漂移区；步骤S2，通过干法刻蚀对N型漂移区进行刻蚀出第一沟槽，完成后将半导体硅片进行清洗；步骤S3，通过高温化学气相沉积法在第一沟槽的内壁生长一层槽壁介质层并进行退火处理，完成后对槽壁介质层的内部进行填充形成源级介质层；步骤S4，通过干法刻蚀在两个槽壁介质层的两侧以及两个槽壁介质层之间分别刻蚀出第二沟槽和第三沟槽，完成后将半导体硅片进行清洗；步骤S5，通过干法刻蚀在两个第二沟槽和第三沟槽的底面分别刻蚀出第四沟槽和第五沟槽；步骤S6，对第四沟槽和第五沟槽进行注入与第二沟槽和第三沟槽齐平形成空穴阻挡层；步骤S7，在第二沟槽和第三沟槽内注入离子形成P型掩埋层；步骤S8，在P型掩埋层的顶面注入离子形成载流子存储层；步骤S9，经掩膜板曝光，在载流子存储层的顶面注入离子分别形成P型半导体区和N型半导体区。

全文数据：

权利要求：

百度查询： 青岛佳恩半导体有限公司 一种空穴阻挡载流子存储层的制造方法及其IGBT器件

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD