申请/专利权人：瑞萨电子株式会社

申请日：2017-01-11

公开（公告）日：2021-11-19

公开（公告）号：CN107026128B

主分类号：H01L21/84(20060101)

分类号：H01L21/84(20060101);H01L27/12(20060101);H01L29/786(20060101);H01L21/336(20060101)

优先权：["20160202 JP 2016-017816"]

专利状态码：有效-授权

法律状态：2021.11.19#授权;2018.11.30#实质审查的生效;2017.08.08#公开

摘要：本公开涉及半导体装置的制造方法和半导体装置。将用作偏移间隔膜并且形成在偏移监测区域中的绝缘膜的厚度被管理为形成在SOTB晶体管STR的栅极电极的侧壁表面等之上的偏移间隔膜的厚度。当所测量的厚度在标准厚度的容差内时，设置标准注入能量和标准剂量。当所测量的厚度小于标准厚度时，设置分别低于其标准值的注入能量和剂量。当所测量的厚度大于标准厚度时，设置分别高于其标准值的注入能量和剂量。

主权项：1.一种半导体装置的制造方法，包括以下步骤：提供半导体衬底，在所述半导体衬底的表面之上通过插入掩埋绝缘膜而形成半导体层；在所述半导体衬底中限定包括第一元件形成区域和第一监测区域的多个区域；形成多个栅极电极，包括在位于所述第一元件形成区域中的半导体层中形成第一栅极电极的步骤；形成层叠绝缘膜，所述层叠绝缘膜包括覆盖所述第一元件形成区域中的所述半导体层的表面和所述第一栅极电极的侧壁表面中的每一个并覆盖所述第一监测区域中的衬底的第一绝缘膜；形成第一掩模部件，所述第一掩模部件暴露位于所述第一元件形成区域中的所述层叠绝缘膜并覆盖位于所述第一监测区域中的所述层叠绝缘膜；对所述层叠绝缘膜执行第一过程，包括以下步骤：通过使用所述第一掩模部件作为蚀刻掩模对所述层叠绝缘膜执行蚀刻过程，形成包括包含所述第一绝缘膜的偏移间隔膜的第一侧壁绝缘膜以覆盖所述第一元件形成区域中的所述第一栅极电极的侧壁表面和半导体层，并且所述层叠绝缘膜留在所述第一监测区域中；在去除所述第一掩模部件之后，通过外延生长过程在位于所述第一元件形成区域中的暴露的半导体层的表面之上形成升高的外延层；对所述层叠绝缘膜执行第二过程，包括以下步骤：去除所述第一元件形成区域中的所述第一侧壁绝缘膜的除偏移间隔膜以外的膜，并去除所述第一监测区域中的所述层叠绝缘膜的除所述第一绝缘膜以外的膜；测量位于所述第一监测区域中的所述第一绝缘膜的厚度；基于所述厚度设置用于形成延伸区域的注入条件；以及基于所设置的注入条件，通过注入杂质，在位于所述第一元件形成区域中的半导体层中形成所述延伸区域，其中所述延伸区域位于所述升高的外延层与所述第一栅极电极之间的所述半导体层中。

全文数据：半导体装置的制造方法和半导体装置[0001]相关申请的交叉引用[0002]通过引用将2016年2月2日提交的日本专利申请No•2016-017816的公开包括说明书、附图和摘要整体地并入本文。技术领域[0003]本发明涉及半导体装置的制造方法和半导体装置，并且可以优选地用于其中例如通过使用SOI衬底在SOI区域中形成电场效应型晶体管的半导体装置的制造方法以及半导体装置中。背景技术[0004]适用于低功耗装置的半导体装置处于研发中。在这种半导体装置中，使用SOI衬底。电场效应型晶体管形成在SOI衬底之上的硅层中。这种类型的电场效应型晶体管被称为S0TB薄掩埋氧化物上娃MISFET金属绝缘体半导体场效应晶体管）。在本说明书中，该电场效应型晶体管写为“S0TB晶体管”。描述S0TB晶体管的专利文献的示例包括专利文献1和2〇[0005]在S0TB晶体管中，要求减小将要形成栅极电极正下方的沟道的区域的微观或局部杂质浓度的变化局部变化）。为了稳定地操作具有低电压和低漏电流的低功耗装置，不仅需要减小这种局部变化，而且需要减小全局变化。全局变化意味着芯片过程或批量过程的变化。[0006]相关文献[0007]专利文献[0008][专利文献1]日本未经审查的专利申请公开No.2014-38878[0009][专利文献2]日本未经审查的专利申请公开No.2013-219181发明内容[0010]本发明人已经评估了与S0TB晶体管的变化相关的晶体管特性。结果，已经发现由于偏移间隔膜的厚度的变化而引起的晶体管特性的变化相对较大。[0011]偏移间隔膜是形成在栅极电极的侧壁表面等之上的绝缘膜。通过使用偏移间隔膜和栅极电极作为注入掩模将杂质注入到硅层中，形成S0TB晶体管的延伸区域。[0012]偏移间隔膜的厚度由形成在监测区域中的用作偏移间隔膜的绝缘膜的厚度来管理。在形成在监测区域中后立即测量用作偏移间隔膜的绝缘膜的厚度。监测区域布置在体区域中。在监测区域中，用作偏移间隔膜的绝缘膜的厚度随着在要成为偏移间隔膜的绝缘膜的形成与执行延伸注入之间执行的过程步骤而变化。[0013]因此，当执行延伸注入时，绝缘膜的厚度可能与原始的厚度不同。也就是说，在监测区域中形成的绝缘膜的厚度与实际的偏移间隔膜的厚度之间产生差异，并且所测量的厚度相对于实际的偏移间隔膜的厚度而变化。[0014]如果作为偏移间隔膜的厚度测量的厚度变化，则延伸区域与栅极电极之间的重叠长度和延伸区域的电阻变化。结果，SOTB晶体管的特性电流特性等变化。[0015]根据本说明书的描述和附图，其它问题和新特性将变得清楚。[0016]根据一个实施例的半导体装置的制造方法包括以下步骤。在半导体衬底中限定包括第一兀件形成区域和第一监测区域的多个区域，在半导体衬底的表面之上通过插入掩埋绝缘1¾形成半导体层。形成多个栅极电极，包括在位于第一元件形成区域中的半导体层中形成第一栅极电极的步骤。形成包括第一绝缘膜的层叠绝缘膜，所述层叠绝缘膜覆盖第一元件形成区域中的半导体层的表面和第一栅极电极的侧壁表面中的每一个，并且覆盖第一监测区域中的衬底。形成第一掩模部件，所述掩模部件暴露位于第一元件形成区域中的层叠绝缘膜，并且覆盖位于第一监测区域中的层叠绝缘膜。对层叠绝缘膜执行第一过程，包括通过使用第一掩模部件作为蚀刻掩模对层叠绝缘膜执行蚀刻过程的步骤:形成包括包含第一绝缘膜的偏移间隔膜的第一侧壁绝缘膜以覆盖第一元件形成区域中的第一栅极电极的侧壁表面和半导体层;并且所述层叠绝缘膜留在所述第一监测区域中。在去除第一掩模部件之后，通过外延生长过程，在位于第一元件形成区域中的暴露的半导体层的表面之上形成升尚的外延层。对所述层叠绝缘膜执行第二过程，包括以下步骤:在所述第一元件形成区域中去除所述第一侧壁绝缘膜的除所述偏移间隔膜以外的膜;并且在所述第一监测区域中去除所述层置绝缘膜的除所述第一绝缘膜以外的膜。测量位于第一监测区域中的第一绝缘膜的厚度。基于厚度设置用于形成延伸区域的注入条件。通过基于设置的注入条件注入杂质，在位于第一元件形成区域中的半导体层中形成延伸区域。[0017]根据另一个实施例的半导体装置包括衬底、多个区域、第一晶体管、偏移间隔膜和层间绝缘膜。衬底具有半导体衬底和通过插入掩埋绝缘膜而在半导体衬底的表面之上形成的半导体层。区域包括限定在半导体层中的第一元件形成区域和第一监测区域。第一晶体^包括形成在第一元件形成区域中的第一栅极电极、延伸区域和第一杂质区域。偏移间隔膜形成以覆盖第一栅极电极的侧壁表面和延伸区域。层间绝缘膜形成以覆盖第一晶体管。在第一元件形成区域中，偏移间隔膜包括形成为与第一栅极电极的侧壁表面的表面和延伸区域的表面接触的第一绝缘膜第一部分。在第一监测区域中，形成第一绝缘膜第二部分以与半导体层的表面接触。[0018]$据又一个实施例的半导体装置包括衬底、多个区域、第一晶体管、偏移间隔膜和层间绝缘膜。衬底具有半导体衬底和通过插入掩埋绝缘膜而在半导体衬底的表面之上形成的半导体层。区域包括限定在半导体层中的第一元件形成区域和限定在半导体衬底中的第一监测区域。第一晶体管包括形成在第一元件形成区域中的第一栅极电极、延伸区域和第一杂质区域。偏移间隔膜形成以覆盖第一栅极电极的侧壁表面和延伸区域。层间绝缘膜形成以覆盖第一晶体管。在第一元件形成区域中，偏移间隔膜包括形成为与第一栅极电极的侧壁表面的表面和延伸区域的表面接触的第一绝缘膜第一部分。在第一监测区域中，形成第一绝缘膜第二部分以与半导体衬底的表面接触。[0019]本发明的优点[0020]根据一个实施例的半导体装置的制造方法，可以抑制具有第一栅极电极和延伸区域的晶体管的特性的变化。[0021]根据另一个实施例的半导体装置，可以抑制第一晶体管的特性的变化。[0022]根据又另一个实施例的半导体装置，可以抑制第一晶体管的特性的变化。附图说明[0023]图1是示出根据实施例的SOI衬底中的半导体装置的布置的一个示例的平面图；[0024]图2是示出根据实施例的作为图1所示的粗线框中的芯片的半导体装置中的布局的一个示例的平面图；[0025]图3是实施例的半导体装置的截面图；[0026]图4是示出根据实施例的半导体装置的制造方法的一个步骤的截面图；[0027]图5是示出根据实施例的图4所示的步骤后执行的步骤的截面图；[0028]图6是示出根据实施例的图5所示的步骤后执行的步骤的截面图；[0029]图7是示出根据实施例的图6所示的步骤后执行的步骤的截面图；[0030]图8是示出根据实施例的图7所示的步骤后执行的步骤的截面图；[0031]图9是示出根据实施例的图8所示的步骤后执行的步骤的截面图；[0032]图10是示出根据实施例的图9所示的步骤后执行的步骤的截面图；[0033]图11是示出根据实施例的图10所示的步骤后执行的步骤的截面图；[0034]图12是示出根据实施例的图11所示的步骤后执行的步骤的截面图；[0035]图13是示出根据实施例的图12所示的步骤后执行的步骤的截面图；[0036]图14是示出根据实施例的图13所示的步骤后执行的步骤的截面图；[0037]图15是示出根据实施例的图14所示的步骤后执行的步骤的截面图；[0038]图16是示出根据实施例的图15所示的步骤后执行的步骤的截面图；[0039]图17是示出根据实施例的图16所示的步骤后执行的步骤的截面图；[0040]图18是示出根据实施例的图17所示的步骤后执行的步骤的截面图；[0041]图19是示出根据实施例的图18所示的步骤后执行的步骤的截面图；[0042]图20是示出根据实施例的图19所示的步骤后执行的步骤的截面图；[0043]图21是示出根据实施例的图20所示的步骤后执行的步骤的截面图；[0044]图22是示出根据实施例的图21所示的步骤后执行的步骤的截面图；[0045]图23是比较示例的半导体装置的截面图；[0046]图24是示出比较示例的半导体装置的制造方法的一个步骤的截面图；[0047]图25是示出图24所示的步骤后执行的步骤的截面图；[0048]图26是示出图25所示的步骤后执行的步骤的截面图；[0049]图27是示出根据实施例的流程图的图示，在流程图中示出了设置注入条件的方法；[0050]图28是包含比较示例的图示，该图示用于说明根据实施例的设置注入能量的方法；[0051]图29是包含比较示例的图示，该图示用于说明根据实施例的设置剂量的方法；[0052]图30是示出根据实施例的一个变形例的S〇I衬底中的半导体装置的布置的另一个示例的平面图；[0053]图31是示出根据本实施例的作为图3〇所示的粗线框中的芯片的半导体装置及其周边的布局的一个示例的平面图；[0054]图32是示出根据本实施例的另一变形例的半导体装置的制造方法的一个步骤的局部截面图；以及[0055]图33是根据实施例的另一变形例的半导体装置的局部截面图。具体实施方式[0056]将描述根据实施例的具有使用SOI衬底的SOTB晶体管的半导体装置的一个示例。[0057]图1示出了其中布置了形成在SOI衬底SUB中的芯片伴导体装置的图案的一个示例。图2中示出了图1所示的芯片中的一个芯片粗框的平面布局图案的一个示例。如图丄和2所示，在半导体装置SD中限定SOI区域SLR和体区域BURAOI区域SLR是留下SOI衬底SUB之上的硅层的区域。体区域BUR是硅衬底中去除SOI衬底之上的硅层和掩埋氧化物膜的区域。[0058]在SOI区域SLR中，例如，核心晶体管形成区域SSR被布置为其中的每—个将要形成SOI元件的区域中的一个。在核心晶体管形成区域SSR中，例如，形成S0TB晶体管。在SOI区域SLR中，布置了SOI监测区域SMR和偏移监测区域GMR。[0059]例如，如后所述，要形成在SOI监测区域SMR中的硅外延生长层的厚度被管理为S0TB晶体管STR的升高的外延生长层的厚度参见图3。形成在偏移监测区域GMR中的用作偏移间隔膜的绝缘膜的厚度被管理为形成在S0TB晶体管STR的栅极电极的侧壁表面之上的偏移间隔膜的厚度等参见图3。[0060]另一方面，在体区域BUR中，例如，体晶体管形成区域BSR被布置为其中的每一个将要形成体元件的区域中的一个。例如，在体晶体管形成区域BSR中形成体晶体管BTR参见图3。体监测区域BMR布置在体区域BUR中。如后所述，例如，要形成在体监测区域BMR中的氧化硅膜的厚度被管理为体晶体管BTR的栅极氧化物膜的厚度参见图3。[0061]随后，将更详细地描述半导体装置SD中的SOI区域SLR和体区域BUR中的每一个的结构的一个示例。[0062]如图3所示，S0TB晶体管STR形成在SOI区域SLR的核心晶体管形成区域SSR中。通过插入栅极氧化物膜SG0在硅层SL之上形成栅极电极SGE。[0063]形成氮化硅膜SN1、氧化硅膜S01、氧化硅膜S02和氮化硅膜SN，以覆盖栅极电极SGE的侧壁表面和硅层SL的表面。如后所述，在这些绝缘膜中，氮化硅膜SN1、氧化硅膜S01和氧化硅膜S02将用作偏移间隔膜0SS参见图14。[00M]在栅极电极SGE的两侧上形成延伸区域SETR和源极漏极区域SSDR。延伸区域SETR形成在位于氮化娃膜SN1偏移间隔膜的一部分正下方的娃层SL中。源极漏极区域SSDR形成在升高的外延层EEL中（参见图12。在栅极电极SGE和源极漏极区域SSDR中的每一个的表面之上形成金属桂化物膜MSF。[0065]在体区域BUR的体晶体管形成区域BSR中形成体晶体管BTR。通过插入栅极氧化物膜BG0在硅衬底SSUB之上形成栅极电极BGE。形成氮化硅膜SN1、氧化硅膜S01、氧化硅膜S02和氮化硅膜SN，以覆盖栅极电极BGE的侧壁表面和硅衬底SSUB的表面。[0066]在栅极电极BGE的两侧上形成延伸区域BETR和源极漏极区域BSDR。延伸区域BETR和源极漏极区域BSDR形成在硅衬底SSUB中。在栅极电极BGE和源极漏极区域BSDR中的每一个的表面之上形成金属硅化物膜MSF。[0067]金属硅化物膜MSF形成在SOI区域SLR的SOI监测区域SMR中的升高的外延层EEL的表面之上。绝缘膜的用作偏移间隔膜的部分留在偏移监测区域GMR中。氮化硅膜SN1形成为与硅层SL的表面接触。氧化硅膜SOI形成为与氮化硅膜SN1接触。在偏移监测区域GMR中不形成金属硅化物膜。金属硅化物膜MSF形成在体区域BUR的体监测区域BMR中的硅衬底SSUB的表面之上。[0068]在半导体装置SD中，形成氮化硅膜CESL以覆盖S0TB晶体管STR和体晶体管BTR。形成接触层间绝缘膜CIL以覆盖氮化硅膜CESL。在核心晶体管形成区域SSR中形成穿透接触层间绝缘膜CIL以到达金属硅化物膜MSF的接触插塞SCP。另一方面，在体晶体管形成区域BSr中形成穿透接触层间绝缘膜CIL以到达金属硅化物膜MSF的接触插塞BCP。[0069]形成布线层间绝缘膜WIL以覆盖接触层间绝缘膜CIL。在布线层间绝缘膜WIL中的布线沟槽中形成有布线ML。在核心晶体管形成区域SSR中，一条布线ML经由接触插塞SCP电耦接到一个源极漏极区域SSDR。另一条布线ML经由接触插塞SCP电耦接到另一个源极漏极区域SSDR。又另一条布线ML经由接触插塞SCP电耦接到栅极电极SGE。在体晶体管形成区域BSR中，布线ML经由接触插塞BCP电耦接到栅极电极BGE。[0070]在布线ML之上，如果需要，进一步形成包括多层布线MLS和多层层间绝缘膜MIL的多层布线结构。如上所述形成具有S0TB晶体管的半导体装置。[0071]随后，将描述具有S0TB晶体管的上述半导体装置的制造方法的一个示例。[0072]如图4所示，首先提供SOI衬底SUB。在SOI衬底SUB中，通过插入掩埋氧化物膜B〇L在硅衬底SSUB中形成硅层SL。随后，在SOI衬底SUB中的预定区域中形成沟槽未示出）。随后，如图5所示，通过在沟槽中形成沟槽隔离绝缘膜TIL，形成沟槽隔离区域TIR。SOI区域SLR和体区域BUR由沟槽隔离区域TIR限定。[0073]随后，如图6所示，通过执行预定的光刻过程形成暴露用作体区域BUR的区域并覆盖用作SOI区域SLR的区域的抗蚀剂图案PR1。随后，如图7所示，通过使用抗蚀剂图案?則作为蚀刻掩模来执行蚀刻过程，去除暴露的硅层SL和掩埋氧化物膜B0L。由此，硅衬底SSUB被暴露，从而形成体区域BUR。此后，如图8所示，通过去除抗蚀剂图案PR1来暴露硅层SL，从而形成限定SOI区域SLR和体区域BUR。[OO74]随后，通过执行热处理，在娃层SL和娃衬底SSUB中的每一个的表面之上形成氧化娃膜未示出）。在这种情况下，形成在体监测区域BMR中的氧化娃膜的厚度被管理为栅极氧化物膜的厚度。随后，形成多晶硅膜未示出）以覆盖氧化硅膜。随后，形成用作硬掩模的氮化硅膜未示出）以覆盖多晶硅膜。[0075]随后，通过对氮化硅膜执行预定的光刻过程和蚀刻过程，形成用于对栅极电极图案化的硬掩模SHM和BHM参见图9。随后，如图9所示，通过使用硬掩模SHM和BHM作为蚀刻掩模，对多晶娃膜执行蚀刻过程。由此，在核心晶体管形成区域SSR中，通过插入栅极氧化物膜SG0,在硅层SL之上形成栅极电极SGE。在体晶体管形成区域BSR中，通过插入栅极氧化物膜BG0,在硅衬底SSUB之上形成栅极电极BGE。[0076]随后，如图1〇所示，通过使用例如CVD化学气相沉积）过程，依次形成氮化硅膜SN1、氧化硅膜S01、氧化硅膜S〇2和氮化硅膜SN2作为层叠绝缘膜以覆盖栅极电极SGE和BGE等。氮化硅膜SN1、氧化硅膜SOI和氧化硅膜S02是用作偏移间隔膜的绝缘膜。[0077]随后，通过执行预定的光刻过程形成抗蚀剂图案PR2参见图11，该抗蚀剂图案PR2覆盖体晶体管形成区域BSR、偏移监测区域GMR和体监测区域BMR并暴露核心晶体管形成区域SSR和SOI监测区域SMR。随后，如图11所示，通过使用抗蚀剂图案PR2作为蚀刻掩模，对暴露的氮化硅膜SN2、氧化硅膜S02、氧化硅膜S01和氮化硅膜SN1执行蚀刻过程。[0078]由此，在核心晶体管形成区域SSR中，在栅极电极SGE的侧壁表面之上形成包括氮化硅膜SN2、氧化硅膜S02、氧化硅膜S01和氮化硅膜SN1的侧壁绝缘膜SSW1。侧壁绝缘膜SSW1包括包含氮化硅膜SN2、氧化硅膜S02和氧化硅膜S01的偏移间隔膜。硅层SL的表面在SOI监测区域SMR中暴露。之后，去除抗蚀剂图案PR2。[0079]随后，如图12所示，通过外延生长过程，在核心晶体管形成区域SSR中的暴露的硅层SL的表面之上形成升高的外延层EEL。在SOI监测区域SMR中，在暴露的硅层SL的表面之上形成升高的外延层EEL。升高的外延层EEL的厚度由形成在SOI监测区域SMR中的外延层的厚度来管理。[0080]随后，通过执行预定的光刻过程形成抗蚀剂图案PR3参见图13，该抗蚀剂图案PR3覆盖核心晶体管形成区域SSR、S0I监测区域SMR和偏移监测区域GMR并暴露体晶体管形成区域BSR和体监测区域BMR。[0081]随后，如图13所示，通过使用抗蚀剂图案PR3作为蚀刻掩模，对暴露的氮化硅膜SN2和氧化硅膜S02执行蚀刻过程。由此，在体晶体管形成区域BSR中的栅极电极BGE的侧壁表面之上形成侧壁绝缘膜BSffl。此时，留下位于硅层SL的表面之上的氧化硅膜S01和氮化硅膜SN1。此外，在体监测区域BMR中，留下氧化硅膜S01和氮化硅膜SN1。之后，去除抗蚀剂图案PR3。[0082]随后，如图14所示，通过执行预定的蚀刻过程来去除氮化硅膜SN2。由此，偏移间隔膜0SS在核心晶体管形成区域SSR中暴露。在偏移监测区域GMR中，留下与偏移间隔膜0SS是相同的膜的氮化硅膜SN1、氧化硅膜S01和氧化硅膜S02。[0083]随后，测量留在偏移监测区域GMR中的包括氮化硅膜SN1、氧化硅膜S01和氧化硅膜S02的绝缘膜的厚度。该厚度作为偏移间隔膜0SS的厚度来管理。通过将所测量的厚度与标准厚度最大值和最小值进行比较来设置要在随后的步骤中执行的延伸注入的注入条件。稍后将详细描述设置这些注入条件的方法。[0084]随后，如图15所示，通过执行预定的光刻过程形成抗蚀剂图案PR4,该抗蚀剂图案PR4覆盖体晶体管形成区域BSR并暴露核心晶体管形成区域SSR等。随后，通过使用抗蚀剂图案PR4作为注入掩模，基于设置的注入条件执行延伸注入。也就是说，通过以预设的注入能量和剂量注入杂质而使得杂质穿过偏移间隔膜0SS，在核心晶体管形成区域SSR中的桂层SL中形成期望的延伸区域SETR。之后，去除抗蚀剂图案PR4。[0085]随后，在体晶体管形成区域BSR中形成延伸区域ffiTR参见图16。随后，形成氮化硅膜未示出）以覆盖栅极电极SGE和BGE、偏移间隔膜0SS等。随后，如图16所示，在核心晶体管形成区域SSR中，通过对氮化硅膜执行各向异性蚀刻过程，在栅极电极SGE的侧壁表面之上形成包括氮化硅膜SN的侧壁绝缘膜SSW2。在体晶体管形成区域BSR中，在栅极电极BGE的侧壁表面之上形成包括氮化硅膜SN的侧壁绝缘膜BSW2。[0086]随后，通过执行预定的光刻过程形成覆盖体晶体管形成区域BSR并暴露核心晶体管形成区域SSR的抗蚀剂图案未示出）。随后，通过使用该抗蚀剂图案作为注入掩模，将杂质注入到核心晶体管形成区域SSR中。此后，去除抗蚀剂图案。[0087]随后，通过执行预定的光刻过程形成暴露体晶体管形成区域BSR并覆盖核心晶体官形成区域SSR的抗蚀剂图案未示出）。随后，通过使用该抗蚀剂图案作为注入掩模，将杂质注入体晶体管形成区域BSR中。此后，去除抗蚀剂图案。[0088]由此，如图17所示，在核心晶体管形成区域SSR中，在升高的外延层EEL等中形成源极漏极区域SSDR。在体晶体管形成区域BSR中，在硅衬底SSUB中形成源极漏极区域BSDR。[0089]随后，形成用于防止金属硅化物膜的形成的硅化物保护膜未示出）。随后，如图18所示，通过执行预定的光刻过程和蚀刻过程，暴露核心晶体管形成区域SSR中的升高的外延层和体区域BUR中的硅衬底SSUB中的每一个的表面。此时，在偏移监测区域GMR中，留在硅层SL的表面之上的氧化硅膜SOI的厚度被减小。硅衬底SSUB的表面在体监测区域BMR中暴露。[0090]随后，如图19所示，通过自对准硅化物（SALICIDE:自对准硅化物过程，形成包括例如硅化钴膜等的金属硅化物膜MSF。在核心晶体管形成区域SSR中，在暴露的源极漏极区域SSDR升高的外延层EEL和栅极电极SGE中的每一个的表面之上形成金属硅化物膜MSF。[0091]在体晶体管形成区域BSR中，在暴露的源极漏极区域BSDR和栅极电极BGE中的每一个的^面之上形成金属硅化物膜MSF。在SOI监测区域SMR中，金属硅化物膜MSF形成在暴露的升高的外延层EEL的表面之上。在体监测区域BMR中，金属硅化物膜MSF形成在暴露的硅衬底SSUB的表面之上。[0092]随后，如图20所示，形成氮化硅膜CESL以覆盖金属硅化物膜MSF。随后，形成包括例如氧化硅膜等的接触层间绝缘膜CIL以覆盖氮化硅膜CESL。随后，通过执行预定的光刻过程和蚀刻过程，形成暴露金属硅化物膜MSF的接触孔未示出）。[0093]随后，分别在接触孔中形成接触插塞SCP和BCP参见图21。如图21所示，在核心晶体管形成区域SSR中，形成与金属硅化物膜MSF接触的接触插塞SCP。在体晶体管形成区域BSR中，形成与金属硅化物膜MSF接触的接触插塞BCP。[0094]随后，如图22所示，形成布线层间绝缘膜WIL以覆盖接触层间绝缘膜CIL。随后，通过使用例如镶嵌过程，在布线层间绝缘膜WIL中形成布线ML。在核心晶体管形成区域SSR中，形成与接触插塞SCP接触的布线ML。在体晶体管形成区域BSR中，形成与接触插塞BCP接触的布线ML。然后，如果需要，形成包括多层布线Mls和多层层间绝缘膜MIL的多层布线结构，从而完成图3所示的半导体装置的主要部分。[0095]在上述半导体装置中，形成在偏移监测区域GMR中的绝缘膜的厚度被管理为核心晶体管形成区域SSR中的偏移间隔膜0SS的厚度。由此，可以抑制延伸注入的变化。这将与比较示例的半导体装置进行比较来描述。[00%]图23中示出了比较示例的半导体装置SD。在比较示例的半导体装置SD中，如图23所示，S〇i监测区域SMR和体监测区域BMR形成为厚度监测区域。除了没有形成偏移监测区^，比较示例的半导体装置SD与图3所示的半导体装置类似;因此相同的部件用相同的符号示出，并且除非有必要，否则不重复其描述。[0097]在比较示例的半导体装置中，形成在S0I监测区域SMR中的外延层的厚度被管理为S0TB晶体管STR的升高的外延层EEL的厚度。在体监测区域BMR中形成的氧化硅膜的厚度被管理为体晶体管的栅极氧化物膜的厚度。此外，形成在体监测区域BMR中的用作偏移间隔膜的绝缘膜的厚度被管理为S0TB晶体管STR的偏移间隔膜的厚度。[0098]随后，将描述比较示例的半导体装置SD的制造方法。在首先执行与图4至10所示的步骤类似的步骤之后，如图24所示，在体监测区域BMR中形成用作偏移间隔膜的绝缘膜氮化硅膜SN1、氧化硅膜SOI和氧化硅膜S02和氮化硅膜SN2。随后，在执行与图11至13所示的步骤类似的步骤之后，如图25所示，在体晶体管形成区域BSR中形成侧壁绝缘膜BSW1。[00"]此时，在体监测区域BMR中去除氮化硅膜SN2和氧化硅膜S02等。因此，留在体监测区域BMR中的绝缘膜的厚度变得与S0TB晶体管STR的偏移间隔膜的厚度不同。也就是说，在比较示例的半导体装置中，在体监测区域BMR中用作偏移间隔膜的绝缘膜的厚度随着在其中形成用作偏移间隔膜的绝缘膜的步骤之后的制造步骤而变化。[0100]随后，如图26所示，通过去除核心晶体管形成区域SSR中的留下的氮化硅膜SN2来暴露偏移间隔膜0SS。随后，测量留在体监测区域BMR中的绝缘膜氮化硅膜SN1和氧化硅膜S01的厚度。通过将所测量的厚度与标准厚度进行比较来设置用于延伸注入的注入条件，从而允许形成延伸区域。此后，执行与图I6至22所示的步骤类似的步骤，然后完成图23所示的比较示例的半导体装置的主要部分。[0101]在比较示例的半导体装置中，通过留在体监测区域BMR中的绝缘膜氮化硅膜SN1和氧化硅膜soi的厚度来管理用于延伸注入的注入条件。然而，在体监测区域miR中，用作偏移间隔膜的绝缘膜的厚度随着在绝缘膜的形成与紧接在执行延伸注入之前的步骤测量绝缘膜的厚度的步骤之间所执行的制造步骤而变化。如上所述，例如，当在栅极电极BGE的侧壁表面之上形成侧壁绝缘膜BSW1时，留在体监测区域BMR中的绝缘膜的部分被蚀刻。[0102]因此，所测量的绝缘膜的厚度并不对应于实际形成在核心晶体管形成区域SSR中的偏移间隔膜0SS的厚度。因此，用于延伸注入的注入条件变得与预定的注入条件不同，因此不能形成期望的延伸区域SETR。[0103]这里，偏移间隔膜0SS的位于栅极电极SGE的侧壁表面中的部分偏移部分对在平面图中在延伸区域SETR与栅极电极SGE之间的重叠长度具有影响。另外，偏移间隔膜0SS的位于硅层SL的表面中的部分贯通部分对延伸区域SETR的杂质浓度电阻具有影响。[0104]与比较示例的半导体装置不同，在根据实施例的半导体装置中形成了偏移监测区域GMR。在偏移监测区域GMR中，在形成将用作偏移间隔膜的绝缘膜氮化硅膜SN1和氧化硅膜S01和S02的步骤（图10与紧接在执行延伸注入之前的步骤（图14之间，不会施加诸如其中可能蚀刻绝缘膜的影响。例如，即使在栅极电极BGE的侧壁表面之上形成侧壁绝缘膜BSW1时，由于形成抗蚀剂图案!R3以覆盖绝缘膜，因此形成在偏移监测区域GMR中的绝缘膜不被蚀刻。[0105]因此，形成在偏移监测区域GMR中的绝缘膜的厚度变得大致等于核心晶体管形成区域SSR中的偏移间隔膜0SS的厚度。由此，形成在偏移监测区域GMR中的绝缘膜的厚度可以作为偏移间隔膜0SS的厚度偏移部分的厚度，贯通部分的厚度来管理。测量形成在偏移监测区域GMR中的绝缘膜的厚度，使得基于所测量的厚度来设置用于延伸注入的注入条件。这里，偏移部分的厚度和贯通部分的厚度被处理为相同的厚度。[0106]随后，将描述设置用于延伸注入的注入条件的流程。如图27所示，在步骤S1中，测量形成在偏移监测区域GMR中的绝缘膜的厚度偏移部分的厚度L，贯通部分的厚度T。随后，在步骤S2中，确定所测量的厚度L，T是否在标准厚度的容差内。当所测量的厚度L，T在其容差内时，在步骤S3中，将标准注入能量标准值设置为注入能量，并将标准剂量标准值设置为剂量。[0107]—方面，当所测量的厚度L，T小于标准厚度最小厚度时，在步骤S4中，将低于标准值的注入能量设置为注入能量，并将低于标准值的剂量设置为剂量。另一方面，当所测量的厚度L，T大于标准厚度最大厚度时，在步骤Sf5中，将高于标准值的注入能量设置为注入能量，并将高于标准值的剂量设置为剂量。[0108]随后，在步骤S6中，在设置的注入条件下注入杂质，使得在硅层SL中形成延伸区域SETR。这种设置注入条件的方法被称为APC自动过程控制）。[0109]随后，将更详细地描述设置注入能量的方法。首先将描述当实际偏移间隔膜0SS的厚度L，T在容差内形成的并在标准注入能量下形成的延伸区域SETR。在这种情况下，如图28的上行所示，延伸区域SETR和栅极电极SGE之间的重叠长度被设置为长度LL标准值）。[0110]随后，将描述以下情况作为比较示例的一个示例，例如，在该情况中虽然确定所测量的厚度在容差内，但是实际形成在栅极电极SGE的侧壁表面等之上的偏移间隔膜0SS的厚度小于最小厚度l-al，t-at。[0111]在这种情况下，虽然偏移部分的实际厚度L-AL小于最小厚度，但是仍以标准注入能量形成延伸区域SETR。因此，如图28的中间行的左侧所示，延伸区域SETR和栅极电极SGE之间的重叠长度变得大于标准值LL。[0112]随后，将描述以下情况作为比较示例的另一个示例，例如，在该情况中虽然确定所测量的厚度在容差内，但是实际形成在栅极电极SGE的侧壁表面等之上的偏移间隔膜0SS的厚度大于最大厚度L+AL，T+AT。[0113]在这种情况下，虽然偏移部分的实际厚度L+AL大于最大厚度，但是仍以标准注入能量形成延伸区域SETR。因此，如图28的中间行的右侧所示，延伸区域SETR和栅极电极SGE之间的重叠长度变得小于标准值LL。[0114]与比较示例不同，在本实施例中，包括与核心晶体管形成区域SSR中的偏移间隔膜0SS相同的膜的绝缘膜形成在偏移监测区域GMR中，并且测量绝缘膜的厚度。[0115]由此，当确定所测量的厚度小于最小厚度L-AL，T_AT时，确定实际形成在栅极电极SGE的侧壁表面等之上的偏移间隔膜0SS的厚度小于最小厚度。在这种情况下，注入能量被设置为低于标准值的值。通过以低于标准值的注入能量形成延伸区域SETR，如图28的下行的左侧所示，可以使延伸区域SETR和栅极电极SGE之间的重叠长度等于标准长度LL。[0116]另一方面，当确定所测量的厚度大于最大厚度L+AL，T+AT时，确定实际形成在栅极电极SGE的侧壁表面等之上的偏移间隔膜0SS的厚度大于最大厚度。在这种情况下，注入能量被设置为高于标准值的值。通过以高于标准值的注入能量形成延伸区域SETR，如图28的下行的右侧所示，可以使延伸区域SETR和栅极电极SGE之间的重叠长度等于标准长度LL〇[0117]通过使延伸区域SETR和栅极电极SGE之间的重叠长度等于标准长度LL，由此可以抑制S0TB晶体管的特性的变化。[0118]随后，将更详细地描述设置剂量的方法。首先将描述当实际偏移间隔膜〇SS的厚度L，T在容差内时形成的并在标准剂量下形成的延伸区域SETR。在这种情况下，如图29的i：行所示，延伸区域SETR的电阻被设置为R标准值）。[0119]随后，将描述以下情况作为比较示例的一个示例，例如，在该情况中虽然确定所测量的厚度在容差内，但是实际形成在硅层SL的表面等之上的偏移间隔膜〇SS的厚度小于最小厚度l-al，t-at。[0120]在这种情况下，尽管贯通部分的实际厚度T_AT小于最小厚度，但疋仍以标准剂量形成延伸区域SETR。因此，如图29的中间行的左侧所示，延伸区域SETR的杂质浓度变高，并且其电阻R-AR变得低于标准值R。[0121]随后，将描述以下情况作为比较示例的另一个示例，例如，该情况中虽然确定所测量的厚度在容差内，但是实际形成在硅层SL的表面等之上的偏移间隔膜〇SS的厚度大于最大厚度值L+AL，T+AT。一[0122]在这种情况下，尽管贯通部分的实际厚度T+AT大于最大厚度，但是仍以标准剂量形成延伸区域SETR。因此，如图29的中间行的右侧所示，延伸区域SETR的杂质浓度变低，并且其电阻R+AR变得高于标准值〇?。[0123]与比较示例不同，在本实施例中，在偏移监测区域GMR中形成包括与核心晶体管形成区域SSR中的偏移间隔膜0SS相同的膜的绝缘膜，并且测量绝缘膜的厚度。一[0124]由此，当确定所测量的厚度小于最小厚度L-AL，T_AT时，确定实际形成在硅层SL的表面等之上的偏移间隔膜0SS的厚度小于最小厚度。在这种情况下，剂量被设置为低于标准值的值。通过以低于标准值的剂量形成延伸区域SETR，如图29的下行的左侧所示，可以使延伸区域SETR的电阻等于标准电阻值⑻。_[0125]另一方面，当确定所测量的厚度大于最大厚度L+AL，T+AT时，确定实际形成在硅层的表面等之上的偏移间隔膜0SS的厚度大于最大厚度。在这种情况下，f」量被设置为高于标准值的值。通过以高于标准值的剂量形成延伸区域SETR，如图29的下行的右侧所示，可以使延伸区域SETR的电阻等于标准电阻值00。[0126]通过使延伸区域SETR的电阻等于标准电阻值R，由此可以抑制SOTB晶体管的特性的变化。[0127]在上述设置注入条件的方法中，形成在偏移监测区域GMR中的包括与偏移间隔膜OSS相同的膜的绝缘膜氮化硅膜SN1、氧化硅膜S01和氧化硅膜S02的厚度与实际形成在栅极电极SGE的侧壁表面和硅层SL的表面之上的偏移间隔膜0SS的厚度之间相差无几。[0128]因此，所测量的厚度相对于实际的偏移间隔膜的厚度的变化被抑制，并且因此可以通过测量形成在偏移监测区域GMR中的绝缘膜的厚度来获知实际形成在栅极电极SGE的侧壁表面和硅层SL的表面之上的偏移间隔膜0SS的厚度。由此，根据所测量的厚度，可以将注入能量和剂量设置为形成期望的延伸区域的条件。[0129]结果，可以使延伸区域SETR和栅极电极SGE之间的重叠长度等于标准长度LL，并且可以使延伸区域SETR的电阻等于标准电阻值R，从而允许抑制S0TB晶体管的特性的变化。[0130]在上述实施例中，已经描述了其中SOI监测区域SMR、偏移监测区域GMR和体监测区域BMR布置在芯片中的情况作为示例参见图1和2。[0131]在半导体装置中，除了这种布置之外，例如，如图30和31所示，SOI监测区域SMR、偏移监测区域GMR和体监测区域BMR可以例如布置在切割线DLR中。在这种布置中，可以根据通过测量形成在偏移监测区域GMR中的绝缘膜的厚度得到的厚度来设置期望的注入条件注入能量、剂量。[0132]在上述实施例中，已经描述了其中偏移监测区域GMR布置在SOI区域SLR中的情况作为示例。在半导体装置中，偏移监测区域GMR可以布置在体区域BUR中。[0133]在这种情况下，在与图14所示的步骤类似的步骤中，可以通过测量形成为与位于偏移监测区域GMR中的硅衬底SSUB的表面接触的氮化硅膜SN1、氧化硅膜S01和氧化硅膜S02的总厚度，来获知实际形成在栅极电极SGE的侧壁表面等之上的偏移间隔膜0SS的厚度参见图14，如图32所示。[0134]由此，根据所测量的厚度，可以将注入能量和剂量设置为形成期望的延伸区域的条件。结果，可以抑制S0TB晶体管的特性的变化。[0135]在这种情况下，在完成的半导体装置中的体区域BUR中的偏移监测区域GMR中，形成了至少留下与硅衬底SSUB的表面接触的氮化硅膜SN1等的结构，如图33所示。[0136]在实施例中描述的半导体装置中，如果需要，元件可以进行各种组合。[0137]以上基于优选的实施例具体地描述了本发明人的发明，但本发明不应当受限于优选实施例，并且毋庸质疑，在不脱离本发明的要旨的范围内，可以对本发明进行各种修改。

权利要求：1.一种半导体装置的制造方法，包括以下步骤：提供半导体衬底，在所述半导体衬底的表面之上通过插入掩埋绝缘膜而形成半导体层；在所述半导体衬底中限定包括第一元件形成区域和第一监测区域的多个区域；形成多个栅极电极，包括在位于所述第一元件形成区域中的半导体层中形成第一栅极电极的步骤；形成层叠绝缘膜，所述层叠绝缘膜包括覆盖所述第一元件形成区域中的所述半导体层的表面和所述第一栅极电极的侧壁表面中的每一个并覆盖所述第一监测区域中的衬底的第一绝缘膜；形成第一掩模部件，所述第一掩模部件暴露位于所述第一元件形成区域中的所述层叠绝缘膜并覆盖位于所述第一监测区域中的所述层叠绝缘膜；对所述层叠绝缘膜执行第一过程，包括以下步骤:通过使用所述第一掩模部件作为蚀刻掩模对所述层叠绝缘膜执行蚀刻过程，形成包括包含所述第一绝缘膜的偏移间隔膜的第一侧壁绝缘膜以覆盖所述第一元件形成区域中的所述第一栅极电极的侧壁表面和半导体层，并且所述层叠绝缘膜留在所述第一监测区域中；在去除所述第一掩模部件之后，通过外延生长过程在位于所述第一元件形成区域中的暴露的半导体层的表面之上形成升高的外延层；对所述层叠绝缘膜执行第二过程，包括以下步骤:去除所述第一元件形成区域中的所述第一侧壁绝缘膜的除偏移间隔膜以外的膜，并去除所述第一监测区域中的所述层叠绝缘膜的除所述第一绝缘膜以外的膜；测量位于所述第一监测区域中的所述第一绝缘膜的厚度；基于所述厚度设置用于形成延伸区域的注入条件；以及基于所设置的注入条件，通过注入杂质，在位于所述第一元件形成区域中的半导体层中形成所述延伸区域。2.根据权利要求1所述的半导体装置的制造方法，其^中，在设置所述注入条件的步骤中，确定所测量的所述第一绝缘膜的厚度是否为在可接受的厚度的最大值与最小值之间的第一厚度、小于所述最小值的第二厚度或大于所述最大值的第三厚度，以及其中，当所述第一绝缘膜的厚度为所述第一厚度时，设置第一注入能量和第一剂量，以及其中，当所述第一绝缘膜的厚度为所述第二厚度时，设置低于所述第一注入能量的第二注入能量和小于所述第一剂量的第二剂量，以及_其中，当所述第一绝缘膜的厚度为所述第三厚度时，设置高于所述第一注入能量的第三注入能量和大于所述第一剂量的第三剂量。3.根据权利要求1所述的半导体装置的制造方法，其中限定多个区域的步骤包括在半导体层中限定所述第一监测区域的步骤，以及其中所述形成层叠绝缘膜的步骤包括形成所述层叠绝缘膜以覆盖位于所述第一监测区域中的半导体层的步骤。'4.根据权利要求1所述的半导体装置的制造方法，兵甲眼定多个区域的步骤包括在所述半导体衬底中限定所述第一监测区域的步骤，以及’’其中所述形成层叠绝缘膜的步骤包括形成层叠绝缘膜以覆盖位于所述第一监测区域中的半导体衬底的步骤。5.根据权利要求丨所述的半导体装置的制造方法，其中限定多个区域的步骤包括在所述半导体衬底中限定第二元件形成区域的步骤，以及^其中所述形成多个栅极电极的步骤包括在位于所述第二元件形成区域中的半导体衬底中形成第二栅极电极的步骤，以及其中所述形成层叠绝缘膜的步骤包括形成层叠绝缘膜以覆盖所述第二元件形成区域中的所述半导体衬底的表面和所述第二栅极电极的侧壁表面中的每一个的步骤，以及其中所述形成第一掩模部件的步骤包括形成第一掩模部件以覆盖位于所述第二元件形成区域中的层叠绝缘膜的步骤，以及其中在形成升高的外延层的步骤与对层叠绝缘膜执行第二过程的步骤之间，包括形成覆盖所述第一元件形成区域中的所述第一侧壁绝缘膜和所述第一栅极电极并覆盖所述第一监测区域中的层叠绝缘膜的第二掩模部件的步骤、以及通过使用所述第二掩模部件作为蚀刻掩模对层叠绝缘膜执行蚀刻过程而在所述第二栅极电极的侧壁表面之上形成第二侧壁绝缘膜的步骤，以及其中对所述层叠绝缘膜执行第二过程的步骤包括至少去除所述第二元件形成区域中的所述层叠绝缘膜中的除所述第一绝缘膜以外的膜的步骤。6.根据权利要求5所述的半导体装置的制造方法，在形成所述延伸区域之后，包括以下步骤：在所述第一栅极电极的两侧、在位于所述第一元件形成区域中的所述升高的外延层中形成一对第一杂质区域；在所述第二栅极电极的两侧、在位于所述第二元件形成区域中的所述半导体衬底中形成一对第二杂质区域；在所述第一杂质区域的表面、所述第一栅极电极的表面、所述第二杂质区域的表面以及所述第二栅极电极的表面之上形成金属硅化物膜；形成接触层间绝缘膜以覆盖所述金属硅化物膜；以及在所述接触层间绝缘膜之上形成多层布线结构。7.根据权利要求1所述的半导体装置的制造方法，其中所述形成层叠绝缘膜的步骤包括形成第一氮化硅膜、第一氧化硅膜和第二氧化硅膜作为所述第一绝缘膜的步骤。8.根据权利要求1所述的半导体装置的制造方法，其中所述形成所述层叠绝缘膜的步骤包括形成第二氮化硅膜作为除所述第一绝缘膜以外的膜的步骤。9.一种半导体装置，包括：衬底，具有半导体衬底和通过插入掩埋绝缘膜而在所述半导体衬底的表面之上形成的半导体层；多个区域，包括限定在所述半导体层中的第一元件形成区域和第一监测区域；第一晶体官，形成在所述弟一兀件形成区域中，并且包括第一極极电极、延伸区域和第一杂质区域；偏移间隔膜，形成为覆盖所述第一栅极电极的侧壁表面和所述延伸区域；以及层间绝缘膜，形成为覆盖所述第一晶体管，其中，在所述第一元件形成区域中，所述偏移间隔膜包括形成为与所述第一栅极电极的侧壁表面和所述延伸区域中的每一个的表面接触的第一绝缘膜第一部分，以及其中，在所述第一监测区域中，第一绝缘膜第二部分形成为与所述半导体层的表面接触。10.根据权利要求9所述的半导体装置，其中，所述多个区域包括限定在所述半导体衬底中的第二元件形成区域，以及其中，在所述第二元件形成区域中形成第二晶体管，所述第二晶体管包括第二栅极电极、第二延伸区域和第二杂质区域。11.根据权利要求10所述的半导体装置，其中所述多个区域包括限定在所述半导体衬底中的第二监测区域，以及其中在以下表面之上形成金属硅化物膜:在所述第一元件形成区域中的所述第一栅极电极和所述第一杂质区域中的每一个的表面之上;在所述第二元件形成区域中的所述第二栅极电极和所述第二杂质区域中的每一个的表面之上；以及在所述第二监测区域中的半导体衬底的表面之上。12.根据权利要求11所述的半导体装置，其中所述第一监测区域和所述第二监测区域布置在其中布置了所述第一元件形成区域和所述第二元件形成区域的芯片形成区域中。13.根据权利要求11所述的半导体装置，其中，所述第一监测区域和所述第二监测区域布置在其中布置了所述第一元件形成区域和所述第二元件形成区域的芯片形成区域外的切割线中。14.根据权利要求9所述的半导体装置，其中所述第一绝缘膜第一部分和所述第一绝缘膜第二部分中的每一个包括氮化硅膜。15.—种半导体装置，包括：衬底，具有半导体衬底和通过插入掩埋绝缘膜而在所述半导体衬底的表面之上形成的+导体层；多个区域，包括限定在所述半导体层中的第一元件形成区域和限定在所述半导体衬底中的第一监测区域；第一晶体管，形成在所述第一元件形成区域中，并且包括第一栅极电极、延伸区域和第—杂质区域；偏移间隔膜，形成为覆盖所述第一栅极电极的侧壁表面和所述延伸区域;以及层间绝缘膜，形成为覆盖所述第一晶体管，其中，在所述第一元件形成区域中，所述偏移间隔膜包括形成为与所述第一栅极电极的侧壁表面和所述延伸区域中的每一个的表面接触的第一绝缘膜第一部分，以及其中在所述第一监测区域中，第一绝缘膜第二部分形成为与所述半导体衬底的表面接触。

百度查询： 瑞萨电子株式会社 半导体装置的制造方法和半导体装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD