申请/专利权人：瑞萨电子株式会社

申请日：2017-03-13

公开（公告）日：2021-11-19

公开（公告）号：CN107275397B

主分类号：H01L29/778(20060101)

分类号：H01L29/778(20060101);H01L29/20(20060101);H01L29/423(20060101);H01L29/10(20060101);H01L29/06(20060101)

优先权：["20160330 JP 2016-068017"]

专利状态码：有效-授权

法律状态：2021.11.19#授权;2019.04.09#实质审查的生效;2017.10.20#公开

摘要：本发明提供一种半导体器件以及半导体器件的制造方法，提高半导体器件高电子迁移率晶体管的特性。将具有缓冲层、沟道层、电子供给层、台面型的覆盖层、源电极SE、漏电极DE、将覆盖层覆盖的栅极绝缘膜GI以及形成于该栅极绝缘膜之上的栅电极GE的半导体器件设为以下结构。覆盖层与栅电极GE通过栅极绝缘膜GI而分离，覆盖层的漏电极DE侧和源电极SE侧的侧面呈锥形状。例如，覆盖层台面部的侧面的锥形角θ1为120度以上。根据上述结构，起到TDDB寿命的提高效果，另外，起到导通电阻变动的抑制效果。

主权项：1.一种半导体器件，其特征在于，具有：第一氮化物半导体层；第二氮化物半导体层，其形成于所述第一氮化物半导体层上；第三氮化物半导体层，其形成于所述第二氮化物半导体层上；台面型的第四氮化物半导体层，其形成于所述第三氮化物半导体层上；源电极，其在所述第三氮化物半导体层上且形成于所述第四氮化物半导体层的一侧；漏电极，其在所述第三氮化物半导体层上且形成于所述第四氮化物半导体层的另一侧；栅极绝缘膜，其覆盖所述第四氮化物半导体层；以及栅电极，其形成于所述栅极绝缘膜上，所述第二氮化物半导体层的电子亲和力为所述第一氮化物半导体层的电子亲和力以上，所述第三氮化物半导体层的电子亲和力小于所述第一氮化物半导体层的电子亲和力，所述第四氮化物半导体层的电子亲和力为所述第二氮化物半导体层的电子亲和力以上，所述第四氮化物半导体层与所述栅电极通过所述栅极绝缘膜而分离，所述第四氮化物半导体层在所述漏电极侧的端部，其膜厚逐渐减少，所述台面型的所述第四氮化物半导体层在所述漏电极侧的端部处具有第一膜厚部和第二膜厚部，且所述第四氮化物半导体层的所述漏电极侧的侧面形成为阶梯状，所述第二膜厚部与所述第一膜厚部相比配置于外侧，所述第二膜厚部的膜厚小于所述第一膜厚部的膜厚。

全文数据：半导体器件以及半导体器件的制造方法技术领域[0001]本发明涉及一种半导体器件，例如能够良好地利用于使用了氮化物半导体的半导体器件。背景技术[0002]GaN系氮化物半导体与Si、GaAs相比为宽禁带Widebandgap且具有高电子迁移率，因此期望应用于高耐压、高输出、高频用途的晶体管，近年来，积极地进行着开发。即使在这种晶体管中，具有常闭normallyoff特性的晶体管也是有用的，研宄了用于使晶体管具有常闭特性的结构。[0003]例如在专利文献1国际公开第2〇1〇〇647〇6号）中公开了通过实用性的正栅极电压而导通并且能够进行高速动作的使用了III族氮化物半导体层的MIS型场效应晶体管。[0004]另外，在专利文献2日本特开2〇14-146744号公报）中公开了具有台面型mesastyle覆盖层p型的GaN或AlGaN并且覆盖层与栅电极进行肖特基连接的高电子迁移率晶体管。[0005]现有技术文献[0006]专利文献[0007]专利文献1:国际公开第2010064706号[0008]专利文献2:日本特开2014-146744号公报发明内容[0009]本申请发明人从事使用了氮化物半导体的半导体器件的研宄开发，专心研究半导体器件的特性提高。研宄用于使晶体管具有常闭特性的晶体管的结构（台面型M0S结构）。[0010]然而，如后文中所述，在可靠性试验中确认了栅极绝缘膜的特性劣化（参照比较例）。特别是，在栅极绝缘膜的膜厚d小于台面部的膜厚⑴的情况下，栅极绝缘膜的特性劣化显著。[0011]调查其原因的结果是，得知电场集中于台面部的加工边缘、栅电极的两端下端的突起部、源电极侧、漏电极侧的两方而导致栅极绝缘膜劣化。此外，该现象与在上述专利文献2中公开的导通电阻增加的现象完全相同，但是仍需要针对导通电阻增加的对策。[0012]期望开发出一种解决这种问题并能够实现提高栅极绝缘膜的耐压、提高导通电阻的降低等元件特性的半导体器件。[0013]其它课题和新特征能够通过本说明书的记述和附图而得以明确。[0014]以下，简单地说明在本申请中公开的实施方式中代表性内容的概要。[0015]本申请中公开的一个实施方式示出的半导体器件依次层叠有由第一氮化物半导体层构成的缓冲层、由第二氮化物半导体层构成的沟道层以及由第三氮化物半导体层构成的电子供给层，具有由形成于上述层之上的台面型的第四氮化物半导体层构成的覆盖层。而且，具有形成于覆盖层的一侧的源电极、形成于另一侧的漏电极以及隔着栅极绝缘膜而形成在覆盖层上的栅电极。覆盖层与栅电极通过栅极绝缘膜而分离，覆盖层在漏电极侧的端部和源电极侧的端部处使其膜厚逐渐减少。[0016]本申请中公开的一个实施方式示出的半导体器件的制造方法具有将由氮化物半导体层构成的覆盖层加工成台面型的工序，该工序具有对氮化物半导体层进行蚀刻的工序以及对氮化物半导体层实施热处理的工序。而且，通过上述热处理，氮化物半导体层的侧面呈锥形状。[0017]发明效果[0018]根据在本申请中公开的、以下示出的代表性实施方式示出的半导体器件，能够提高半导体器件的特性。測傾纖術耐綱刪造方附图说明示5—，方$的半导体器件的结构的剖棚。=口的半导体器件的栅极绝缘膜附近的结构的音[0_®^表^比较例体器件_极绝缘膜附_结_血图。「00241図5曰宪千卟钫仿II的件的结构的剖视图。a「0025]网6=表^器件的11极绝缘膜隨的结构的剖视U°=丨:，器循制造工麵剖：。[。_S14是表示第-实施方[0034]目15是表示第-实施方:体器件關也工麵.^[0__是表示第二实施方舡序的剖视图。[0036]目17是表示第二实施方式的器件的结构的剖视图。[。。37]_是転第二_方2=体爾_魟麵剖视f。[0_5U9是表示第二实施器件的制造工序的剖视f。[0039]_G是表示第二实施方式器件的制造工序的剖视f[0040]®21是表示第二实施方灿器件_造工序的剖视’[0041]_2是表示第二实施方式^^器件的制造工序的剖视，[0042]_3是表示第二实施方趣以^器件_」造工序的剖视f。[0043]_4錬示第Z：实施方你造工細剖视图。[0__是表示第二实施^体器件的制造工序的剖视图。―是表示第三实施方^==视图。[0046]图27是表示第三实施方式的半导体器件的栅极绝缘膜附近的结构的社图。[0047]图28是表示第三实施方式的半导体器件的栅极绝缘膜附近的结构的剖视图。[0048]图29是表示第三实施方式的半导体器件的制造工序的剖视图。[0049]图30是表示第三实施方式的半导体器件的制造工序的剖视图。[0050]图31是表示第三实施方式的半导体器件的制造工序的剖视图。[0051]图32是表示第三实施方式的半导体器件的制造工序的剖视图。[0052]图33是表示第三实施方式的半导体器件的制造工序的剖视图。[0053]图34是表示第三实施方式的半导体器件的制造工序的剖视图。[0054]图35是表示第三实施方式的半导体器件的制造工序的剖视图。[0055]图36是表示第四实施方式的半导体器件的结构的剖视图。[0056]图37是表示第四实施方式的半导体器件的制造工序的剖视图。[0057]图38是表示第四实施方式的半导体器件的制造工序的剖视图。[0058]图39是表示第四实施方式的半导体器件的制造工序的剖视图。[0059]图40是表示第五实施方式的半导体器件的结构的剖视图。i、[0060]图41是表示第五实施方式的半导体器件的栅极绝缘膜附近的结构的剖视图。[0061]图42是表示第六实施方式的半导体器件的结构的剖视图。[0062]图43是表示第六实施方式的半导体器件的栅极绝缘膜附近的结构的剖视图。[0063]图44是表示第六实施方式的半导体器件的栅极绝缘膜附近的结构的剖视图。[0064]图45是表示第六实施方式的半导体器件的制造工序的剖视图。[0065]图46是表示第六实施方式的半导体器件的制造工序的剖视图。[0066]图47是表示第六实施方式的半导体器件的制造工序的剖视图。[0067]图48是表示第六实施方式的半导体器件的制造工序的剖视图。[0068]图49是表示第六实施方式的半导体器件的制造工序的剖视图。[0069]图50是表示第六实施方式的半导体器件的制造工序的剖视图。[0070]图51是表示第六实施方式的半导体器件的其它结构的剖视图。[0071]图52是表示第七实施方式的第一应用例的半导体器件的结构的剖视图。[0072]图53是表示第七实施方式的第一应用例的半导体器件的其它结构的剖视图。[0073]图54是表示第七实施方式的第二应用例的半导体器件的结构的剖视图。[0074]图55是表示第七实施方式的第二应用例的半导体器件的其它结构的剖视图。[0075]图56是表示第一实施方式、第三实施方式以及比较例的半导体器件的TDDB评价结果的图。[0076]附图标记说明[0077]2DEG:二维电子气;DE:漏电极;GE:栅电极;GI:栅极绝缘膜；IF1:绝缘膜;IF2:绝缘膜；IL1:层间绝缘膜;ML1:金属膜;ML2:金属膜;PR1:光致抗蚀剂膜;PR2:光致抗蚀剂膜；PRO:表面保护膜;S1:第一氮化物半导体层缓冲层）；S2:第二氮化物半导体层沟道层）；S3:第三氮化物半导体层（电子供给层）；S4:第四氮化物半导体层（覆盖层）；SE:源电极；SUB:衬底。具体实施方式[0078]在以下实施方式中为了方便起见，在有其需要时分割为多个部分或实施方式而进行说明，但是除了特别明确的情况以外，这些并非相互无关系，而是处于一方为另一方的一部分或全部的变形例、应用例、详细说明、补充说明等的关系。另外，在以下实施方式中，在提及要素的数等包含个数、数值、量、范围等）的情况下，除了特别明示的情况以及原理上清楚地限定为特定的数的情况等以外，并不限定于该特定的数，既可以是特定的数以上也可以是特定的数以下。[0079]并且，在以下实施方式中，除了特别明示的情况和原理上认为明显必须的情况等以外，其结构要素还包含要素步骤等不一定是必须的。同样地，在以下实施方式中，在提及结构要素等的形状、位置关系等时，除了特别明示的情况和原理上认为明显并非如此的情况等以外，实质上包括与其形状等近似或类似的形状等。该情况对于上述数等（包含个数、数值、量、范围等也是相同的。[0080]以下，根据附图详细说明实施方式。此外，在用于说明实施方式的全部附图中，对具有相同功能的部件标注相同或关联的附图标记，省略其重复的说明。另外，在存在多个类似的部件部位）的情况下，有时对总称的附图标记追加标记而表示个别或特定的部位。另夕卜，在以下实施方式中，除了特别需要时以外在原则上不重复进行相同或同样的部分的说明。[0081]另外，在实施方式中使用的附图中，有时即使是剖视图也为了易于观察附图而省略阴影线。[0082]另外，在剖视图中，各部位的大小并非与实际设备对应，为了更容易理解附图，有时相对较大地显示特定的部位。[0083]第一实施方式）[0084]以下，参照附图来详细说明本实施方式的半导体器件。[0085][结构说明][0086]图1是表示本实施方式的半导体器件的结构的剖视图。图1示出的半导体器件为使用了氮化物半导体的场效应晶体管FET:FieldEffectTransistor。另外，还被称为高电子迀移率晶体管（HEMT:HighElectronMobilityTransistor。[0087]在本实施方式的半导体器件中，在衬底SUB上设有高电阻缓冲层BUF。此外，也可以在衬底SUB上设置核生成层之后，在该核生成层之上形成高电阻缓冲层BUF。[0088]作为衬底SUB，能够使用例如（111面露出的由硅Si构成的半导体衬底。作为衬底SUB，除了上述硅以外，也可以使用由SiC、蓝宝石等构成的衬底。另外，也可以使用由GaN构成的衬底，在该情况下，可以省略核生成层。[0089]核生成层由氮化物半导体层构成。作为核生成层，能够使用例如氮化铝A1N层。高电阻缓冲层BUF由对氮化物半导体添加形成深能级的杂质而成的一层或多层氮化物半导体层构成。例如作为由多层氮化物半导体层构成的超晶格结构体还称为超晶格层），能够将氮化镓GaN层与氮化铝A1N层的层叠膜AlNGaN膜反复层叠而成的超晶格结构体用作高电阻缓冲层BUF。[0090]此外，通常，衬底SUB上的氮化物半导体层（III-V族的化合物半导体层全部通过in族元素表面生长而形成。[0091]在高电阻缓冲层BUF上依次形成有第一氮化物半导体层S1、第二氮化物半导体层S2以及第三氮化物半导体层S3。而且，在第三氮化物半导体层S3的中央部上形成有第四氮化物半导体层S4。[0092]第二氮化物半导体层S2的电子亲和力与第一氮化物半导体层S1的电子亲和力相等或大于第一氮化物半导体层S1的电子亲和力S1S3〇[0094]第四氮化物半导体层S4呈台面型（台面形状、凸状、线状），其侧面呈锥形状（正的锥形状）。该台面型第四氮化物半导体层还称为台面部S4的侧面的锥形角倾斜角、01为台面部侧面的外侧的角度，为第三氮化物半导体层S3的表面与第四氮化物半导体层S4的侧面所成的角。换言之，是从台面部S4与后述的表面保护膜PRO之间露出的第三氮化物半导体层S3的表面与第四氮化物半导体层S4的侧面所成的角。台面部侧面的锥形角（01为120度以上。[0095]第四氮化物半导体层S4的电子亲和力与第二氮化物半导体层S2的电子亲和力相等或大于第二氮化物半导体层S2的电子亲和力S4多S2。[0096]第一氮化物半导体层S1还被称为缓冲层，例如由AlGaN构成。另外，第二氮化物半导体层S2还被称为沟道层，例如由InGaN构成。另外，第三氮化物半导体层S3还被称为电子供给层，例如由AlGaN构成。其中，第三氮化物半导体层S3的A1组分大于第一氮化物半导体层S1。另外，台面型的第四氮化物半导体层S4还被称为覆盖层，例如由InGaN构成。其中，第四氮化物半导体层S4的In组分与第二氮化物半导体层S2相等或大于第二氮化物半导体层S2〇[0097]另外，在台面型的第四氮化物半导体层覆盖层S4上隔着栅极绝缘膜GI而形成有栅电极GE。换言之，栅极绝缘膜GI形成为覆盖台面型的第四氮化物半导体层覆盖层）S4。艮P，栅极绝缘膜GI的X方向上的长度（电流从漏电极流向源电极的方向、即栅极长度方向的长度大于台面型的第四氮化物半导体层覆盖层S4的X方向上的长度。因此，台面型的第四氮化物半导体层覆盖层S4与栅电极GE通过栅极绝缘膜GI而分离。另外，栅极绝缘膜GI形成于台面型的第四氮化物半导体层覆盖层S4的两侧的侧面和上表面之上。而且，在栅极绝缘膜GI的表面上，以与台面型的第四氮化物半导体层覆盖层S4的形状对应的方式产生凹凸。栅电极GE形成于栅极绝缘膜GI上。在此，栅电极GE的X方向上的长度与栅极绝缘膜GI的X方向上的长度相同。[0098]另外，在第三氮化物半导体层（电子供给层S3上且台面型的第四氮化物半导体层覆盖层S4的两侧形成有表面保护膜保护绝缘膜、绝缘膜PRO。栅极绝缘膜GI和栅电极GE的层叠体形成为覆盖台面型的第四氮化物半导体层覆盖层S4并且形成为与表面保护膜PRO重叠。换言之，栅极绝缘膜GI和栅电极GE的层叠体从形成于漏电极侧的表面保护膜PRO上延伸至形成于源电极侧的表面保护膜PRO上。这样，通过设置栅极绝缘膜GI与表面保护膜PRO的重叠区域，从栅电极至二维电子气为止的距离远离，能够使所施加的电场强度降低而提高栅极绝缘膜的可靠性。[0099]在栅电极GE和表面保护膜PRO上形成有层间绝缘膜IL1。[0100]另外，在第三氮化物半导体层（电子供给层S3上且台面型的第四氮化物半导体层覆盖层S4的两侧形成有源电极SE和漏电极DE。例如在表面保护膜PRO和层间绝缘膜IL1的层叠膜中形成有接触孔，在该接触孔的内部和上部配置有源电极SE和漏电极DE。[0101]这样，根据本实施方式的半导体器件，以覆盖台面型的第四氮化物半导体层覆盖层S4的上表面和侧面的方式形成栅极绝缘膜GI，并将台面型的第四氮化物半导体层覆盖层S4的侧面设为锥形状，因此起到TDDB寿命的提高效果。另外，起到导通电阻的变动的抑制效果。[0102]图2和图3是表示本实施方式的半导体器件的栅极绝缘膜附近的结构的剖视图。图2的㈧是第四氮化物半导体层覆盖层S4的漏电极侧的端部附近的放大图，图2的⑻是第四氮化物半导体层覆盖层S4的源电极侧的端部附近的放大图。[0103]图4是表示比较例的半导体器件的结构的剖视图。图5和图6是表示比较例的半导体器件的栅极绝缘膜附近的结构的剖视图。图5的A是第四氮化物半导体层覆盖层S4的漏电极侧的端部附近的放大图，图5的B是第四氮化物半导体层覆盖层S4的源电极侧的端部附近的放大图。[0104]TDDB寿命的提高效果）[0105]例如在图1和图2示出的本实施方式的半导体器件中，在将源电极SE的电位设为0V、将漏电极DE的电位设为0V、将栅电极GE的电位设为额定电压即+20V的情况下，二维电子气2DEG的电位成为源电极SE和漏电极DE的电位即0V。因而，在栅电极GE的正下方，在栅电极GE与二维电子气2DEG之间，沿垂直方向施加对栅电极GE施加的电压（20V。此时，在本实施方式中，在台面型的第四氮化物半导体层覆盖层S4的侧面的上方和下方，角部（图中的虚线圆部成为钝角，针对沿台面型第四氮化物半导体层覆盖层S4的侧面而形成的栅极绝缘膜GI的电场集中得到缓和。[0106]相对于此，在图4和图5示出的比较例的半导体器件中，第四氮化物半导体层覆盖层S4的侧面变得大致垂直，因此在第四氮化物半导体层覆盖层S4的侧面的上方和下方，角部图中的虚线圆部成为锐角，针对沿第四氮化物半导体层覆盖层S4的侧面形成的栅极绝缘膜GI，电场局部地集中。因此，在比较例中，栅极绝缘膜GI的劣化明显，TDDB寿命缩短。特别是，在栅极绝缘膜GI的膜厚t相对于第四氮化物半导体层覆盖层S4的膜厚d处于dt的关系的情况下，栅极绝缘膜GI的劣化显著。因此，在比较例中，与本实施方式的TDDB寿命相比进一步缩短。[0107]图56是表示第一实施方式、第三实施方式以及比较例的半导体器件的TDDBTimeDependentDielectricBreakdown评价结果的图。横轴为时间（Time，纵轴（左侧）为累计故障率[%]，纵轴右侧为累计故障率F的函数。E1表示第一实施方式的情况，P表示比较例的情况。此外，E2表示后述的第三实施方式的情况。在本实施方式的情况下E1，图线的斜率与比较例的情况P相比更陡峭。由此，可知本实施方式的情况E1与比较例的情况P相比，栅极绝缘膜的绝缘击穿分布的偏差更小。这样，在本实施方式中，根据数据来也证明起到TDDB寿命的提高效果这一情况。[0108]导通电阻的变动的抑制效果）[0109]例如在图1和图3示出的本实施方式的半导体器件中，考虑如下情况：当将栅电极GE的电位设为0V并设为截止状态时，在源电极SE的电位与漏电极DE的电位之间产生400V的电位差的情况、即施加这种高电压的情况。在这种情况下，在本实施方式的情况下，由于台面型的第四氮化物半导体层覆盖层S4的侧面呈锥形状，因此漏电极DE侧的第三氮化物半导体层电子供给层S3中的电场强度得到缓和。因此，电子向第三氮化物半导体层电子供给层S3和第^氮化物半导体层沟道层S2的注入得到抑制（图中的虚线圆部）。由此，由电子的注入而产生的电流狭窄得到抑制，因此在栅电极GE的电压从0V变为10V并且晶体管从截止状态变为导通状态的情况下，能够抑制晶体管的导通电阻的劣化。[0110]相对于此，在图4和图6示出的比较例的半导体器件中，电子向第三氮化物半导体层电子供给层S3和第二氮化物半导体层沟道层S2的注入较多，因此无法抑制晶体管的导通电阻的劣化图中的虚线圆部）。[0111]例如在将栅电极GE的电位设为0V、将源电极SE与漏电极DE之间的电位差设为400V的情况下，其前后的电阻值的增加量在比较例的情况下为2.0倍，相对于此，在本实施方式的半导体器件的情况下为1.2倍。这样，在本实施方式中，根据数据也证明能够抑制导通电阻的变动这一情况。[0112][制法说明][0113]接着，参照图7〜图15来说明本实施方式的半导体器件的制造方法并且使该半导体器件的结构进一步明确。图7〜图15是表示本实施方式的半导体器件的制造工序的剖视图。[0114]如图7所示，在衬底SUB上形成了核生成层未图示之后，在该核生成层之上形成高电阻缓冲层BUF。作为衬底SUB，例如使用由（111面露出的硅Si构成的半导体衬底，在其上部，作为核生成层，例如使用金属有机气相沉积M0CVD:MetalOrganicChemicalVaporDeposition法等使氮化招A1N层外延生长200nm左右。[0115]此外，作为衬底SUB，除了上述硅以外，也可以使用由SiC、蓝宝石等构成的衬底。另夕卜，也可以使用由GaN构成的衬底，在该情况下也可以省略核生成层。此外，通常，核生成层以及该核生成层以后的氮化物半导体层（III-V族的化合物半导体层全部通过III族元素表面生长即，在本案的情况下，为镓表面生长或铝表面生长来形成。[0116]接着，在核生成层上，作为高电阻缓冲层BUF而形成超晶格结构体，该超晶格结构体是将氮化镓GaN层与氮化铝A1N层的层叠膜AlNGaN膜反复层叠而成的。例如，使用金属有机气相沉积法等来使2〇nm左右膜厚的氮化镓GaN层以及5nm左右膜厚的氮化铝A1N层交替地进行外延生长。例如将上述层叠膜形成40层。在该超晶格结构体上，作为高电阻缓冲层BUF的一部分，例如使用金属有机气相沉积法等使AlGaN层进行外延生长。AlGaN层的膜厚例如为lura左右。[0117]接着，在高电阻缓冲层BUF上，作为第一氮化物半导体层缓冲层S1而使用金属有机气相沉积法等来使AlGaN层外延生长l〇〇〇nm左右。关于AlGaN层的构成元素比，例如在设为AlxGapxN的情况下，将X设为〇以上且〇.1以下〇〇^〇_1。[0118]接着，在第一氮化物半导体层S1上，作为第二氮化物半导体层沟道层S2而利用金属有机气相沉积法等使1nGaN层外延生长50nm左右。关于InGaN层的构成元素比，例如在设为ImGai—yN的情况下，将Y设为〇以上且〇.〇5以下〇t来缓和针对栅极绝缘膜GI的电场集中（图41。栅极绝缘膜GI的膜厚d优选为第四氮化物半导体层S4的膜厚⑴的1.5倍以上d多1.5t、更优选为2倍以上d2t。该栅极绝缘膜GI的膜厚d是指第四氮化物半导体层S4上的膜厚。[0201]这样，通过增加栅极绝缘膜GI的膜厚，能够抑制与第四氮化物半导体层S4的角部侧面上部、部分a相对的栅极绝缘膜GI的层差部部分b成为锐角。例如在上述层差部源电极侧、漏电极侧双方处，其侧面为圆角的情况下切线与第三氮化物半导体层S3的表面所成的角锥形角、04大于90度。因此，能够缓和针对栅极绝缘膜GI的电场集中，抑制栅极绝缘膜GI的特性劣化。[0202][制法说明][0203]能够通过与第一实施方式的情况相同的工序来形成本实施方式的半导体器件。但是，在将绝缘膜IF1作为掩模而对第四氮化物半导体层S4进行加工时，可以进行各向异性的干法蚀刻，将第四氮化物半导体层S4的侧面设为大致垂直形状。另外，在第四氮化物半导体层S4的加工之后，在形成栅极绝缘膜GI时，以使其膜厚为第四氮化物半导体层S4的膜厚⑴的1.5倍以上、更优选2倍以上的方式进行调整即可。[0204]第六实施方式）[0205]在第一实施方式（图1中，将第四氮化物半导体层S4的侧面设为锥形状，但是也可以将第四氮化物半导体层S4的侧面设为阶梯状。即，第四氮化物半导体层S4在其两端部处其膜厚逐步逐渐减少即可，其形状既可以是锥形状也可以是阶梯状。换言之，第四氮化物半导体层S4朝向其端部而使其膜厚减小即可。[0206][结构说明][0207]图42是表示本实施方式的半导体器件的结构的剖视图。第四氮化物半导体层覆盖层S4的两端部的形状以外的结构与第一实施方式（图D示出的半导体器件相同。图43和图44是表示本实施方式的半导体器件的栅极绝缘膜附近的结构的剖视图。图43是第四氮化物半导体层覆盖层S4的漏电极侧的端部附近的放大图，图44是第四氮化物半导体层覆盖层S4的漏电极侧的端部附近的放大图。[0208]如图42〜44所不，在本实施方式的半导体器件中，在弟四氮化物半导体层覆盖层S4的端部处具有第一膜厚部厚膜部和第二膜厚部薄膜部）。第二膜厚部薄膜部配置在第一膜厚部厚膜部）的外侧。第一膜厚部的膜厚U大于第二膜厚部的膜厚t2tlt2。例如，第二膜厚部的膜厚（t2为第一膜厚部的膜厚tl的I2左右。具体地说，能够将tl设为lOOnm左右、将t2设为50nm左右。[0209]这样，在本实施方式的半导体器件中，也以覆盖第四氮化物半导体层覆盖层S4的方式形成有栅极绝缘膜GI，并将第四氮化物半导体层覆盖层S4的端部侧面设为两级以上的阶梯状，因此起到TDDB寿命的提高效果。另外，起到导通电阻的变动的抑制效果。_0]例如在本实施方式的半导体器件中，在将源电极SE的电位设为ov、将漏电极DE的电位设为0V、将栅电极GE的电位设为额定电压即+20V的情况下，二维电子气2DEG的电位成为源电极SE和漏电极DE的电位即0V。因而，在栅电极GE的正下方，在栅电极GE与二维电子气2DEG之间，沿垂直方向施加对栅电极GE施加的电压20V。此时，在本实施方式中，在第四氮化物半导体层覆盖层S4的端部处，层差小的角部分散于两处而配置，因此针对沿第四氮化物半导体层覆盖层S4的端部而形成的栅极绝缘膜GI的电场集中得到缓和（图43的虚线圆部）。[0211]另外，例如在本实施方式的半导体器件中，考虑如下情况：当将栅电极证的电位设为0V并设为截止状态时，在源电极SE的电位与漏电极DE的电位之间产生400V的电位差的情况、即施加这种高电压的情况。在这种情况下，在本实施方式的情况下，第四氮化物半导体层覆盖层S4的端部成为两级以上的阶梯状，因此漏电极DE侧的第三氮化物半导体层（电子供给层S3中的电场集中部分散于两处，每个位置的电场强度得到缓和。因此，电子向第三氮化物半导体层电子供给层S3和第二氮化物半导体层沟道层S2的注入得到抑制。由此，由电子的注入而产生的电流狭窄得到抑制，因此在栅电极GE的电压从0V变为10V并且晶体管从截止状态变为导通状态的情况下，能够抑制晶体管的导通电阻的劣化。[0212][制法说明][0213]接着，参照图45〜图50说明本实施方式的半导体器件的制造方法，并且使该半导体器件的结构更明确。图45〜图50是表示本实施方式的半导体器件的制造工序的剖视图。[0214]例如与第一实施方式的情况同样地，在衬底SUB上依次形成核生成层未图示）、高电阻缓冲层BUF、第一氮化物半导体层缓冲层S1、第二氮化物半导体层沟道层S2以及第三氮化物半导体层电子供给层S3。[0215]接着，在第三氮化物半导体层S3上，作为第四氮化物半导体层覆盖层S4而使用金属有机气相沉积法等来使GaN层外延生长l〇〇nm左右。[0216]接着，在第四氮化物半导体层覆盖层S4上形成成为掩模的绝缘膜IF1图45。[0217]接着，如图46所示，将绝缘膜IF1作为掩模而对第四氮化物半导体层S4进行半蚀亥〖J。例如通过使用了氯系气体的干法蚀刻，将第四氮化物半导体层S4从其表面仅以12的膜厚量进行蚀刻。[0218]接着，将绝缘膜IF1进行蚀刻而设为小一圈的绝缘膜IF2图47。此外，也可以去除绝缘膜IH而重新形成期望大小的绝缘膜IF2。通过该工序，能够形成X方向上的长度比绝缘膜IF1L1小的L2的绝缘膜IF2。绝缘膜IF1的X方向上的长度L1例如为4wii左右，绝缘膜IF2的X方向上的长度L2例如为2wn左右。[0219]接着，如图48所示，将绝缘膜IF2作为掩模，将第四氮化物半导体层S4完全蚀刻直到弟三氮化物半导体层电子供给层S3露出。[0Z20]在上述第四氮化物半导体层S4的半蚀刻和完全蚀刻中，例如进行使用了氯系气体的各向异性的干法蚀刻。通过该两次蚀刻工序，能够在第四氮化物半导体层覆盖层S4的两端部形成两级以上的阶梯状部第一膜厚部和第二膜厚部）。[0221]此外，在本实施方式中，以两次的蚀刻工序为例进行了说明，但是也可以通过使成为掩模的绝缘膜逐渐减小并进行三次以上的蚀刻，来形成三级以上的阶梯状部。之后，去除第四氮化物半导体层S4上的绝缘膜IF2图49。[0222]接着，如图5〇所示，在第四氮化物半导体层覆盖层S4和第三氮化物半导体层（电子供给层S3上形成表面保护膜PR0,通过蚀刻来去除第四氮化物半导体层覆盖层S4上的表面保护膜PRO。通过该蚀刻，可以如在第三实施方式中详细说明那样将表面保护膜PRO的侧面设为锥形状。[0223]接着，与第一实施方式的情况同样地，在第四氮化物半导体层覆盖层）S4上隔着栅极绝缘膜GI而形成栅电极GE，并且在形成层间绝缘膜IL1之后，形成源电极SE和漏电极DE参照图42。[0224]通过上述工序，能够形成本实施方式的半导体器件。此外，上述工序为一例，也可以通过上述工序以外的工序来制造本实施方式的半导体器件。[0225]另外，在上述工序中，使用所谓光刻和蚀刻技术来形成栅电极GE、源电极SE以及漏电极DE，但是也可以如在第二实施方式中说明那样，通过所谓剥离法来形成这些电极。[0226]图51是表示本实施方式的半导体器件的其它结构的剖视图。源电极SE和漏电极DE以外的结构与图42示出的半导体器件相同。[0227]在本实施方式中，在第四氮化物半导体层覆盖层S4上隔着栅极绝缘膜GI而形成有栅电极GE，在第四氮化物半导体层覆盖层S4的两侧形成有表面保护膜PRO。而且，在第三氮化物半导体层（电子供给层S3上且第四氮化物半导体层覆盖层S4的两侧形成有源电极SE和漏电极DE。例如，源电极SE和漏电极DE的形成区域的表面保护膜PRO被去除，第三氮化物半导体层（电子供给层S3露出。在该露出的第三氮化物半导体层（电子供给层S3上形成有源电极SE和漏电极DE。[0228]与第二实施方式的情况同样地，能够通过剥离法来形成上述栅电极GE、源电极SE以及漏电极DE。[0229]第七实施方式）[0230]在上述实施方式中，将第四氮化物半导体层S4的两端部的形状构成为左右大致对称，但是也可以将第四氮化物半导体层S4的两端部的形状设为在源电极侧与漏电极侧不同的形状。[0231]第一应用例）[0232]图52是表示本实施方式的第一应用例的半导体器件的结构的剖视图。在第六实施方式（图42中，将第四氮化物半导体层覆盖层S4的两端部的第二膜厚部的大小设为相同程度大小，但是也可以改变各自的X方向上的长度。[0233]如图52所示，在本实施方式的半导体器件中，第四氮化物半导体层覆盖层S4的漏电极DE侧的端部的第二膜厚部膜厚t2的部分的X方向上的长度Ld大于源电极SE侧的端部的第二膜厚部膜厚t2的部分的X方向上的长度LsLdLs，参照图中的虚线圆部）。在此的“X方向上的长度”是指栅极长度方向的长度。[0234]台面型的第四氮化物半导体层覆盖层S4的漏电极侧的第二膜厚部膜厚t2的部分）的X方向上的长度Ld变长，因此第二膜厚部下的二维电子气2DEG的密度降低，极端的电位变化得到缓和。换言之，等电压线的密度得到缓和，局部的电场的集中被进一步缓和。此外，在本应用例中，也可以通过剥离法来形成栅电极GE、源电极SE以及漏电极DE。图53是表示本实施方式的第一应用例的半导体器件的其它结构的剖视图。[0235]本实施方式的半导体器件能够通过与第六实施方式的情况相同的工序来形成。例如，关于第四氮化物半导体层覆盖层）S4的加工，能够例示以下工序。例如在第一膜厚部膜厚tl的部分）的形成区域形成绝缘膜IF1，将该绝缘膜作为掩模而对第四氮化物半导体层S4进行半蚀刻之后，去除绝缘膜（IF1。接着，在第一膜厚部膜厚tl的部分和第二膜厚部膜厚t2的部分）的形成区域形成绝缘膜（IF2，将该绝缘膜作为掩模而对第四氮化物半导体层S4进行完全蚀刻之后，去除绝缘膜IF2。[0236]第二应用例）[0237]图54是表示本实施方式的第二应用例的半导体器件的结构的剖视图。在第一实施方式图1中，将第四氮化物半导体层覆盖层S4的两侧面的锥形状设为相同的形状，但是也可以改变各自的形状。[0238]如图54所示，在本实施方式的半导体器件中，第四氮化物半导体层覆盖层S4的漏电极DE侧的锥形部的X方向上的长度Ld大于源电极SE侧的锥形部的X方向上的长度LsLdLs，参照图中的虚线圆部）。“锥形部的X方向上的长度”是指从第一膜厚部膜厚tl的部分）的端部至第四氮化物半导体层覆盖层S4的端部为止的距离。换言之，漏电极DE侧的侧面的从上表面观察到的栅极长度方向上的长度大于源电极SE侧的侧面的从上表面观察到的栅极长度方向上的长度。这样，可以使漏电极DE侧的侧面的倾斜平缓。在该情况下，漏电极侧的侧面的锥形角大于源电极侧的侧面的锥形角。[0239]台面型的第四氮化物半导体层覆盖层S4的漏电极侧的锥形部的X方向上的长度变大，因此锥形部下的二维电子气2DEG的密度随着锥形部的厚度增加而降低，极端的电位变化得到缓和。换言之，等电压线的密度得到缓和，局部电场的集中与第一应用例相比进一步得到缓和。本实施方式的半导体器件能够通过与第六实施方式的情况相同的工序来形成。例如可以在不同蚀刻条件下形成漏电极DE侧的侧面和源电极SE侧的侧面。[0240]此外，在本应用例中，也可以通过剥离法来形成栅电极GE、源电极SE以及漏电极DE。图55是表示本实施方式的第二应用例的半导体器件的其它结构的剖视图。[0241]以上，根据实施方式具体地说明了由本申请发明人完成的发明，但是本发明并不限定于上述实施方式，当然能够在不脱离其主旨的范围内进行各种变更。

权利要求：1.一种半导体器件，其特征在于，具有：第一氮化物半导体层；第二氮化物半导体层，其形成于所述第一氮化物半导体层上；第三氮化物半导体层，其形成于所述第二氮化物半导体层上；台面型的第四氮化物半导体层，其形成于所述第三氮化物半导体层上；源电极，其在所述第三氮化物半导体层上且形成于所述第四氮化物半导体层的一侧；漏电极，其在所述第三氮化物半导体层上且形成于所述第四氮化物半导体层的另一侧；栅极绝缘膜，其覆盖所述第四氮化物半导体层；以及栅电极，其形成于所述栅极绝缘膜上，所述第二氮化物半导体层的电子亲和力为所述第一氮化物半导体层的电子亲和力以上，所述第三氮化物半导体层的电子亲和力小于所述第一氮化物半导体层的电子亲和力，所述第四氮化物半导体层的电子亲和力为所述第二氮化物半导体层的电子亲和力以上，所述第四氮化物半导体层与所述栅电极通过所述栅极绝缘膜而分离，所述第四氮化物半导体层在所述漏电极侧的端部，其膜厚逐渐减少。2.根据权利要求1所述的半导体器件，其特征在于，所述第四氮化物半导体层在所述源电极侧的端部，其膜厚逐渐减少。3.根据权利要求2所述的半导体器件，其特征在于，所述台面型的所述第四氮化物半导体层具有上表面、所述漏电极侧的侧面以及所述源电极侧的侧面，所述漏电极侧的侧面呈锥形状，所述第三氮化物半导体层与所述漏电极侧的侧面所成的角为120度以上。4.根据权利要求3所述的半导体器件，其特征在于，所述源电极侧的侧面呈锥形状，所述第三氮化物半导体层与所述源电极侧的侧面所成的角为120度以上。5.根据权利要求4所述的半导体器件，其特征在于，所述第三氮化物半导体层与所述漏电极侧的侧面所成的角大于所述第三氮化物半导体层与所述源电极侧的侧面所成的角。6.根据权利要求4所述的半导体器件，其特征在于，所述漏电极侧的侧面的从上表面观察到的栅极长度方向上的长度大于所述源电极侧的侧面的从上表面观察到的栅极长度方向上的长度。7.根据权利要求4所述的半导体器件，其特征在于，具有：第一绝缘膜，其在所述第三氮化物半导体层上且形成于所述第四氮化物半导体层的所述漏电极侧；以及第二绝缘膜，其在所述第三氮化物半导体层上且形成于所述第四氮化物半导体层的所述源电极侧。8.根据权利要求7所述的半导体器件，其特征在于，所述栅极绝缘膜从所述第一绝缘膜上延伸至所述第二绝缘膜上。9.根据权利要求8所述的半导体器件，其特征在于，所述第一绝缘膜的与所述栅极绝缘膜重叠一侧的侧面呈锥形状。10.根据权利要求9所述的半导体器件，其特征在于，所述第二绝缘膜的与所述栅极绝缘膜重叠一侧的侧面呈锥形状。11.根据权利要求2所述的半导体器件，其特征在于，所述台面型的所述第四氮化物半导体层在所述漏电极侧的端部处具有第一膜厚部和第二膜厚部，所述第二膜厚部与所述第一膜厚部相比配置于外侧，所述第二膜厚部的膜厚小于所述第一膜厚部的膜厚。12.根据权利要求11所述的半导体器件，其特征在于，所述台面型的所述第四氮化物半导体层在所述源电极侧的端部处具有第三膜厚部和第四膜厚部，所述第四膜厚部与所述第三膜厚部相比配置于外侧，所述第三膜厚部的膜厚小于所述第四膜厚部的膜厚。13.根据权利要求12所述的半导体器件，其特征在于，所述第一膜厚部的栅极长度方向上的长度大于所述第三膜厚部的栅极长度方向上的长度。14.根据权利要求12所述的半导体器件，其特征在于，具有：第一绝缘膜，其在所述第三氮化物半导体层上且形成于所述第四氮化物半导体层的所述漏电极侧；以及第二绝缘膜，其在所述第三氮化物半导体层上且形成于所述第四氮化物半导体层的所述源电极侧。15.根据权利要求14所述的半导体器件，其特征在于，所述栅极绝缘膜从所述第一绝缘膜上延伸至所述第二绝缘膜上。16.根据权利要求15所述的半导体器件，其特征在于，所述第一绝缘膜的与所述栅极绝缘膜重叠一侧的侧面呈锥形状。17.根据权利要求16所述的半导体器件，其特征在于，所述第二绝缘膜的与所述栅极绝缘膜重叠一侧的侧面呈锥形状。18.—种半导体器件，其特征在于，具有：第一氮化物半导体层；第二氮化物半导体层，其形成于所述第一氮化物半导体层上；第三氮化物半导体层，其形成于所述第二氮化物半导体层上；台面型的第四氮化物半导体层，其形成于所述第三氮化物半导体层上；源电极，其在所述第三氮化物半导体层上且形成于所述第四氮化物半导体层的一侧；漏电极，其在所述第三氮化物半导体层上且形成于所述第四氮化物半导体层的另一侧；栅极绝缘膜，其覆盖所述第四氮化物半导体层;以及栅电极，其形成于所述栅极绝缘膜上，所述第二氮化物半导体层的电子亲和力为所述第一氮化物半导体层的电子亲和力以上，所述第三氮化物半导体层的电子亲和力小于所述第一氮化物半导体层的电子亲和力，所述第四氮化物半导体层的电子亲和力为所述第二氮化物半导体层的电子亲和力以上，所述弟四级化物半导体层与所述棚电极通过所述挪极绝缘膜而分离，所述栅极绝缘膜的膜厚大于所述第四氮化物半导体层的膜厚。19.根据权利要求18所述的半导体器件，其特征在于，所述栅极绝缘膜的膜厚为所述第四氮化物半导体层的膜厚的1.5倍以上。20.—种半导体器件的制造方法，其特征在于，具有以下工序：a在第一氮化物半导体层上形成第二氮化物半导体层的工序；⑹在所述第二氮化物半导体层上形成第三氮化物半导体层的工序；c在所述第三氮化物半导体层上形成第四氮化物半导体层的工序；d将所述第四氮化物半导体层加工成台面型的工序；以及e在所述台面型的所述弟四風化物半导体层上隔着概极绝缘膜而形成棚电极的工序，所述⑹工序具有以下工序：dl对所述第四氮化物半导体层进行蚀刻的工序；以及d2在所述dl工序之后，对所述第四氮化物半导体层实施热处理的工序，通过所述d2工序，所述第四氮化物半导体层的侧面成为锥形状。

百度查询： 瑞萨电子株式会社 半导体器件以及半导体器件的制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD