申请/专利权人：江苏时代全芯存储科技股份有限公司;江苏时代芯存半导体有限公司;英属维京群岛商时代全芯科技有限公司

申请日：2016-03-23

公开（公告）日：2021-11-19

公开（公告）号：CN108110139B

主分类号：H01L45/00(20060101)

分类号：H01L45/00(20060101)

优先权：

专利状态码：有效-授权

法律状态：2021.11.19#授权;2018.06.26#实质审查的生效;2018.06.01#公开

摘要：一种相变化记忆体及其制造方法。制造相变化记忆体的方法包含以下操作：a形成堆叠层结构于基材上，堆叠层结构包含第一加热材料层、第二加热材料层以及第一介电层；b形成第一凹口贯穿堆叠层结构；c形成第一导电接触结构于第一凹口中；d图案化堆叠层结构，使堆叠层结构的剩余部分形成第一图案化加热材料层、第二图案化加热材料层以及第一图案化介电层；e形成第二凹口贯穿堆叠层结构的剩余部分，第二凹口将第一图案化加热材料层及第二图案化加热材料层断开，而形成第一多层加热组件以及第二多层加热组件；以及f形成相变化组件于第二凹口中。在此亦揭露一种相变化记忆体。在此揭露的相变化记忆体具有更高的写入数据速度及可靠度。

主权项：1.一种制造相变化记忆体的方法，其特征在于，包含以下操作：形成一堆叠层结构于一基材上，该堆叠层结构包含一第一加热材料层、一第二加热材料层、一第一介电层夹设于该第一加热材料层及该第二加热材料层之间、一第三介电层以及一第四介电层，该第三介电层电性隔绝在该基材与该第一加热材料层之间，该第四介电层位于该第二加热材料层上；形成一第一凹口贯穿该堆叠层结构；形成一第一导电接触结构于该第一凹口中，使该第一导电接触结构接触该第一加热材料层及该第二加热材料层；图案化该堆叠层结构，使该堆叠层结构的一剩余部分形成一第一图案化加热材料层、一第二图案化加热材料层以及一第一图案化介电层夹设于该第一图案化加热材料层与该第二图案化加热材料层之间，其中该第一图案化加热材料层及该第二图案化加热材料层接触该第一导电接触结构；形成一第二凹口贯穿该堆叠层结构的该剩余部分，该第二凹口将该第一图案化加热材料层及该第二图案化加热材料层断开，其中该第一图案化加热材料层及该第二图案化加热材料层的残留部分在该第二凹口的两侧分别形成一第一多层加热组件以及一第二多层加热组件，其中该第一多层加热组件接触该第一导电接触结构；蚀刻该第二凹口内的该第一介电层的一侧壁、该第三介电层的一侧壁以及该第四介电层的一侧壁，使该第一多层加热组件的一边缘凸出该第一介电层的该侧壁、该第三介电层的该侧壁以及该第四介电层的该侧壁；以及形成一相变化组件于该第二凹口中，且该相变化组件接触该第一多层加热组件以及该第二多层加热组件。

全文数据：相变化记忆体及其制造方法[0001]本申请是申请日为2016年〇3月23日、申请号为201610168967•X、发明名称为“相变化记忆体及其制造方法”的专利申请的分案申请。技术领域[0002]本发明是有关于一种相变化记忆体及其制造方法。背景技术[0003]计算机或其他电子装置通常配置有各种类型的记忆体，例如随机存取记忆体RAM、只读记忆体®0M、动态随机存取记忆体DRAM、同步动态随机存取记忆体SDRAM、相变化随机存取记忆体PCRAM或快闪记忆体。相变化记忆体是非挥发性的记忆体，可通过量测记忆体单元的电阻值而获取储存于其中的数据。一般而言，相变化记忆体单元包含加热组件以及相变化单元，相变化单元会因为受热而发生相变化。当通入电流至加热组件时，加热组件将电能转变成热量，所产生的热量促使相变化单元发生相的改变，例如从非晶相amorphous转变成结晶相crystal1ine。相变化单元在不同的晶相具有不同的电阻值，经由侦测或读取相变化单元的电阻值，便得以判断记忆体单元的数据型态。提供更高的写入速度及更好的可靠度一直是记忆体制造商努力的目标。发明内容[0004]根据本发明的多个实施方式，提供一种相变化记忆体的制造方法，此方法能够让相变化组件更快速地发生晶相变化，而且能够提高相变化记忆体的可靠度。此方法包含以下的操作：（a形成一堆叠层结构于一基材上，堆叠层结构包含一第一加热材料层、一第二加热材料层以及一第一介电层夹设于第一加热材料层及第二加热材料层之间；（b形成一第一凹口贯穿堆叠层结构；（c形成一第一导电接触结构于第一凹口中，使第一导电接触结构接触第一加热材料层及第二加热材料层；（d图案化堆叠层结构，使堆叠层结构的一剩余部分形成一第一图案化加热材料层、一第二图案化加热材料层以及一第一图案化介电层夹设于第一图案化加热材料层与第二图案化加热材料层之间，其中第一图案化加热材料层及第二图案化加热材料层接触第一导电接触结构；（e形成一第二凹口贯穿堆叠层结构的剩余部分，第二凹口将第一图案化加热材料层及第二图案化加热材料层断开，其中第一图案化加热材料层及第二图案化加热材料层的残留部分在第二凹口的两侧分别形成一第一多层加热组件以及一第二多层加热组件，其中第一多层加热组件接触第一导电接触结构；以及f形成一相变化组件于第二凹口中，且相变化组件接触第一多层加热组件以及第^多层加热组件。[0005]在某些实施方式中，上述方法可进一步以下操作:形成一第二介电层覆盖第一导电接触结构及相变化组件;形成一第三凹口贯穿第二介电层以及第二多层加热组件；以及形成一第二导电接触结构于第三凹口中，使第二导电接触结构接触第二多层加热组件。[0006]在某些实施方式中，堆叠层结构还包含一第三介电层以及一第四介电层，第三介电层夹设在基材与第一介电层之间，第四介电层位于第二加热材料层上。[0007]在某些实施方式中，在形成第二凹口之后，还包含:蚀刻第二凹口内的第一介电层的一侧壁、第三介电层的一侧壁以及第四介电层的一侧壁，使第一多层加热组件的一边缘凸出第一介电层的侧壁、第三介电层的侧壁以及第四介电层的侧壁。[0008]在某些实施方式中，在图案化堆叠层结构的操作中，第一图案化加热材料层及第二图案化加热材料层各自包含一第一宽部、一第二宽部以及一颈部，各颈部桥接各自对应的第一宽部与第二宽部，且各颈部的一宽度小于各自对应的第一宽部的一宽度及第二宽部的一宽度。[0009]在某些实施方式中，形成第二凹口的操作包含移除各颈部的一部分，而断开第一图案化加热材料层及第二图案化加热材料层。[0010]在某些实施方式中，在形成第二凹口贯穿堆叠层结构的剩余部分的操作中，第一图案化加热材料层的一剩余部分以及第二图案化加热材料层的一剩余部分分别形成第一多层加热组件的一第一加热层结构以及一第二加热层结构，且第一图案化加热材料层的另一剩余部分以及第二图案化加热材料层的另一剩余部分分别形成第二多层加热组件的一第三加热层结构以及一第四加热层结构。[0011]根据本发明的多个实施方式，提供另一种制造相变化记忆体的方法，此方法包含以下操作：（i形成一图案化堆叠结构于一基材上，其中图案化堆叠结构包含一第一图案化加热材料层、一第二图案化加热材料层及一图案化导电层夹置在第一图案化加热材料层及第二图案化加热材料层之间，其中第一图案化加热材料层、第二图案化加热材料层及图案化导电层各自包含一第一宽部、一第二宽部以及一第一窄部，各第一窄部桥接各自对应的第一宽部与第二宽部；（ii移除图案化导电层的第一窄部，并移除图案化导电层的第一宽部及第二宽部各自的一部分，以形成彼此分离的一第一导电结构及一第二导电结构，其中第一导电纟if勾夹置在第一图案化加热材料层的第一宽部与第二图案化加热材料层的^一宽部之间，第二导电结构夹置在第一图案化加热材料层的第二宽部与第二图案化加热材料层的第二宽部之间；（iii形成一第一介电层覆盖第一图案化加热材料层及第二图案化加热材料层以及第一导电结构及第二导电结构；（iv移除第一图案化加热材料层及第二图案化加热材料层的各第一窄部的一部分以及移除第一介电层的一部分，而形成截断各第一窄部的一第一凹口；以及V形成一相变化组件于第一凹口中。[0012]在某些实施方式中，上述的方法，还包含以下操作:形成一第三介电层覆盖相变化组件及第一介电层;在第三介电层及第一介电层中形成一第二凹口，第二凹口暴露出第二图案化加热材料层的第二宽部；以及形成一第二导电接触结构于第二凹口中，使第二导电接触结构接触第二图案化加热材料层的第二宽部。[0013]在某些实施方式中，在操作（iv中，第一图案化加热材料层的一剩余部分以及第f图案化加热材料层的一剩余部分分别形成一第一加热层结构以及一第二加热层结构，且第二图案f加热材料层的另一剩余部分以及第二图案化加热材料层的另一剩余部分分别开；?成一第二加热层结构以及一第四加热层结构，其中第一加热层结构及第二加热层结构位于第一凹口的一侧、，且第三加热层结构及第四加热层结构位于第一凹口的另一侧。[0014]在某些头施方式中，在操作iv中，第一凹口进一步延伸至第二介电层中。[0015]在某些实施方式中，在操作（iv之后，还包含:蚀刻第一凹口内的第一介电层的一侧壁以及第二介电层的一侧壁，使第一加热层结构及第二加热层结构中的至少一者的一边缘部分凸出第二介电层的侧壁以及第一介电层的侧壁。[0016]在某些实施方式中，在操作（i中，第一图案化加热材料层、第二图案化加热材料层及图案化导电层各自还包含一第二窄部，各第二窄部桥接各自对应的第一宽部与第二宽部，且其中操作（IV还包含移除各第一图案化加热材料层及第二图案化加热材料层的第二窄部的一部分，而形成第一凹口。[0017]根据本发明的多个实施方式，提供另一种相变化记忆体。此相变化记忆体包含一第一导电接触结构、一相变化组件、一第一多层加热组件以及一第二导电接触结构。相变化组件具有一第一侧壁一以及一第二侧壁。第一多层加热组件电性连接该第一导电接触结构。该第一多层加热组件包含一第一加热层结构、一第二加热层结构以及一第一导电结构，该第一导电结构夹置在该第一加热层结构与该第二加热层结构之间，该第一加热层结构及该第二加热层结构接触该相变化组件的该第一侧壁。第二导电接触结构配置于该相变化组件上方。[0018]在某些实施方式中，该第二导电接触结构直接接触该相变化组件。[0019]在某些实施方式中，所述的相变化记忆体还包含一第二多层加热组件，该第二多层加热组件包含二第三加热层结构、一第四加热层结构以及一第二导电结构，该第二导电结构夹置在该第三与该第四加热层结构之间，该第三加热层结构及该第四加热层结构接触该相变化组件的该第二侧壁，该第二导电接触结构电性连接该第二多层加热组件。[0020]在某些实施方式中，该第一导电接触结构贯穿并接触该第一加热层结构及该第二加热层结构，该第二导电接触结构贯穿并接触该第三加热层结构及该第四加热层结构。[0021]_在某些实施方式中，该第一加热层结构及该第二加热层结构分别在一第一高度及一第二尚度上横向延伸，且该第三加热层结构及该第四加热层结构分别在该第一高度及该第二高度上横向延伸。[0022]在某些实施方式中，该第一加热层结构及该第二加热层结构各自包含一宽部、一第一窄部，且各该宽部的一宽度大于各该第一窄部的一宽度，该第一窄部由该宽部延伸出并接触该相变化组件的该第一侧壁。[0023]在某些实施方式中，该第二导电接触结构直接接触该相变化组件。[0024]在某些实施方式中，所述的相变化记忆体还包含一第二多层加热组件，其中该第二多层加热组件包含一第三加热层结构、一第四加热层结构以及一第二导电结构，该第二导电结构夹置在该第三加热层结构与该第四加热层结构之间，该第三加热层结构及该第四加热层结构接触该相变化组件的该第二侧壁，该第二导电接触结构电性连接该第二多层加热组件。[0025]在某施方式中，该第一导电接触结构贯穿并接触该第一加热层结构及该第二加热层结构，该第〒导电接触结构贯穿并接触该第三加热层结构及该第四加热层结构。[0026^一在某些实施方式中，该第一加热层结构及该第二加热层结构分别在一第一高度及一第二高度上横向延伸，且该第三加热层结构及该第四加热层结构分别在该第一高度及该第二高度上横向延伸。[0027]1在某些实施方式中，该第一加热层结构及该第二加热层结构各自包含一宽部、一第一窄部，且各该宽部的一宽度大于各该第一窄部的一宽度，该第一窄部由该宽部延伸出并接触该相变化组件的该第一侧壁。[0028]在某些实施方式中，该第一加热层结构及该第二加热层结构各自还包含一第二窄部，该第二窄部由该宽部延伸出并接触该相变化组件的该第一侧壁。[0029]在某些实施方式中，该第一加热层结构及该第二加热层结构其中至少一者包含相互堆叠的多个子结构层，且两相邻的所述子结构层的材料彼此相异，让所述两相邻的子结构层的材料之间存在一电阻率差值。[0030]在某些实施方式中，该第一加热层结构及该第二加热层结构其中至少一者的一边缘部分嵌入该相变化组件的该第一侧壁。附图说明[0031]图1A绘示根据本发明某些实施方式的制造相变化记忆体的方法的流程图；[0032]图1B绘示本发明某些实施方式的制造相变化记忆体的方法的其他操作的流程图；[0033]图2A-图10B图分别绘示本发明某些实施方式的制造相变化记忆体的方法的各制程阶段的上视示意图及剖面示意图；[0034]图11A-图13B图分别绘示本发明另外某些实施方式的制造相变化记忆体的方法的不同制程阶段的上视示意图及剖面示意图；[0035]图14绘示本发明另外某些实施方式的相变化记忆体的剖面示意图；[0036]图15A绘示根据本发明另外某些实施方式的制造相变化记忆体的方法的流程图；[0037]图15B绘示本发明另外某些实施方式的制造相变化记忆体的方法的其他操作的流程图；[0038]图16A-图24C绘示本发明另外某些实施方式的制造相变化记忆体的方法的各制程阶段的上视示意图及剖面示意图；[0039]图25-图26绘示本发明另外某些实施方式的相变化记忆体的剖面示意图；[0040]图27A-图27B绘示本发明另外某些实施方式的相变化记忆体的上视示意图及剖面示意图。具体实施方式[0041]为了使本发明的叙述更加详尽与完备，下文针对了本发明的实施态样、实施方式与具体实施例提出了说明性的描述;但这并非实施或运用本发明具体实施例的唯一形式。以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。[0042]在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无此等特定细节的情况下实践本发明的实施例。在其他情况下，为简化附图，熟知的结构与装置仅示意性地绘示于图中。[0043]在本文中使用空间相对用语，例如“下方”、“之下”、“上方”、“之上”等，这是为了便于叙述一组件或特征与另一组件或特征之间的相对关系，如图中所绘示。这些空间上的相对用语的真实意义包含其他的方位。例如，当图示上下翻转180度时，一组件与另一组件之间的关系，可能从“下方，，、“之下”变成“上方”、“之上”。此外，本文中所使用的空间上的相对叙述也应作同样的解释。[0044]本发明的各种实施态样或实施方式是提供一种制造相变化记忆体的方法。图1A绘示根据本发明某些实施方式的制造相变化记忆体的方法1的流程图。方法1包含操作10、操作20、操作30、操作40、操作50以及操作㈤。[0045]虽然下文中利用一系列的操作或步骤来说明在此揭露的方法，但是这些操作或步骤所示的顺序不应被解释为本发明的限制。例如，某些操作或步骤可以按不同顺序进行及或与其它步骤同时进行。此外，并非必须执行所有绘示的步骤才能实现本发明的实施态样、实施方式或实施例。此外，在此所述的每一个操作或步骤可以包含数个子步骤或动作。[0046]实施态样1[0047]在图1A的操作10中，形成堆叠层结构于基材上。图2A绘示本发明某些实施方式的执行操作10的上视示意图，图2B绘示图以中沿线段B-B’的剖面示意图。如图2A及图2B所示，在基材101上形成堆叠层结构110,堆叠层结构110包含第一加热材料层111、第二加热材料层II2以及第一介电层II3。第一介电层II3夹设于第一加热材料层111与第二加热材料层112之间。在某些实施方式中，堆叠层结构110还包含第三介电层114以及第四介电层115,第三介电层114夹设在基材101与第一加热材料层111之间，第四介电层115位于第二加热材料层112上。在一实施例中，第三介电层114接触基材101及第一加热材料层111，第四介电层115形成堆叠层结构110的最上层表面。[0048]在某些实施方式中，基材101可包含掺杂或未掺杂的硅晶圆、或半导体上绝缘体SOI基材、或类似的半导体材料。[0049]在某些实施方式中，第一加热材料层111及第二加热材料层112可使用毯覆式沉积技术来形成，例如物理气相沉积制程PVD、化学气相沉积制程CVD、等离子辅助化学气相PECVD、原子层沉积制程ALD及或原子层化学气相沉积制程ALCVD等。在某些实施例中，第一加热材料层111及第二加热材料层112可包含氮化钛TiN、氮化钽TaN、钛Ti、铱Ir钽®_Ta、氮化钨WN、钨W、铂Pt、或类似的材料或上述材料的组合。在某些实施方式中，第一加热材料层111及第二加热材料层112的厚度可为约2nm至约40nm，较佳约3nm至约20nm，更佳约5nm至约10nm。若图案化加热材料层130的厚度太厚，可能不利于最终产品的性能，但是当图案化加热材料层130的厚度太薄，可能导致后续制程的量率下降，下文将更详细叙述。[0050]第一介电层113、第三介电层114及第四介电层115可以是任何适合的介电材料，例如氮化硅、氧化硅、掺杂的硅玻璃等介电材料，第一介电层113、第三介电层114及第四介电层II5也可以由低介电系数的介电材料所形成，例如磷硅酸盐玻璃（pSG、硼磷硅玻璃BPSG、氟娃玻璃FSG、碳化娃材料、或上述的组合或类似材料。[0051]在后续的图3A至图13B中，附图编号中包含字母“A”的附图，例如图3A、图4A、图5A等图，为上视示意图；附图编号中包含子母“B”的附图，例如图3B、图4B、图5B等图，为沿线段B-B’的剖面示意图。[0052]在图1A的操作20中，形成第一凹口贯穿堆叠层结构。请参照图3a及图3B，操作20至少包含移除第一加热材料层111的一部分、第二加热材料层U2的一部分以及第一介电层113的一部分，而形成贯穿堆叠层结构110的第一凹口120。此外，形成第一凹口120的操作包含形成第一加热材料层111的侧壁111S以及第二加热材料层112的侧壁112S，侧壁111S及侧壁112S经由第一凹口120暴露出。在某些实施方式中，第一凹口12〇还暴露出基材1〇1的一部分。根据本发明的某些实施方式，在操作20中，先形成图案化屏蔽121于第二介电层112上，图案化屏蔽121具有一开口。然后，进行蚀刻制程，移除位于图案化屏蔽121的开口范围中的堆叠层结构110,而形成第一凹口120。之后，移除图案化屏蔽121。[0053]在图1A的操作3〇中，形成第一导电接触结构于第一凹口丨20中。请参照图4A及图4B，在第一凹口120中形成第一导电接触结构130,使第一导电接触结构130接触第一加热材料层111的侧壁111S及第二加热材料层II2的侧壁112S。在某些实施方式中，先毯覆式地沉积一层导电材料层，此导电材料层填满第一凹口120，并且沉积在堆叠层结构11〇的上方。然后，进行化学机械研磨，移除堆叠层结构110上方的导电材料层，而在第一凹口120内形成第一导电接触结构130。[0054]在图1A的操作40中，请参照图5A及图5B，对堆叠层结构11〇进行图案化制程，让堆叠层结构110的剩余部分110R形成第一图案化加热材料层141、第二图案化加热材料层142以及第一图案化介电层143。第一图案化介电层143夹置于第一图案化加热材料层141与第二图案化加热材料层142之间。第一及第二图案化加热材料层141、142接触第一导电接触结构130。举例而言，在操作40中，先形成图案化屏蔽122覆盖第一导电接触结构130及堆叠层结构110的一部分，然后进行蚀刻制程，移除未被图案化屏蔽122覆盖的堆叠层结构110的部分。之后，移除图案化屏蔽122,得到堆叠层结构110的剩余部分li〇R。在某些实施方式中，堆叠层结构110的剩余部分110R还包含图案化介电层144及图案化介电层145。在本实施方式中，堆叠层结构11〇的剩余部分110R的上视图案为矩形。[0055]请参照图6A及图6B，在操作40之后，可选择性地形成介电层146于堆叠层结构110的剩余部分110R的周围。在某些实施方式中，先沉积一层介电材料层覆盖剩余部分110R，并填充剩余部分110R周围的空间;然后进行化学机械研磨制程移除沉积在剩余部分110R上方的介电材料，而形成介电层146。[0056]在图1A的操作50中，请参照图7A及图7B，形成第二凹口150贯穿堆叠层结构110的剩余部分110R，而形成第一多层加热组件151以及第二多层加热组件154。详细的说，形成第二凹口lf50的操作包含移除部分的第一及第二图案化加热材料层141、142，而且第二凹口150将第一及第二图案化加热材料层141、142断开。第一及第二图案化加热材料层的某些残留部分141a、14¾在第二凹口15〇的一侧形成第一多层加热组件151，第一及第二图案化加热材料层14U142的另外某些残留部分141b、142b在第二凹口150的另一侧形成第二多层加热组件154。第二凹口150将第一多层加热组件151与第二多层加热组件154间隔开，第一多层加热组件151实体接触第一导电接触结构130。[0057]在某些实施方式中，第一图案化加热材料层141的残留部分141a构成第一加热层结构152,第二图案化加热材料层142的残留部分142a构成第二加热层结构153,而第一及第二加热层结构152、153共同构成第一多层加热组件151。类似地，第一图案化加热材料层141的另一残留部分141b构成第三加热层结构155,第二图案化加热材料层142的另一残留部分142b构成第四加热层结构156,而第三及第四加热层结构155、156共同构成第二多层加热组件154。第一加热层结构152位于第一图案化介电层143与图案化介电层144之间，第二加热层结构153位于第一图案化介电层143与图案化介电层145之间。[0058]根据本发明的某些实施方式，在操作50中，先形成图案化屏蔽123于图6B绘示的结构上，图案化屏蔽123具有一开口对应于第一及第二图案化加热材料层141、142。然后，进行浊刻制程，移除位于图案化屏蔽123的开口范围中的材料部分，而形成第二凹口丨5〇。第二凹口150的深度至少会达到贯穿第一图案化加热材料层141的深度，第二凹口15〇的长度l至少足以截断第一及第二图案化加热材料层141、142。之后，移除图案化屏蔽123。[0059]在图1A的操作60中，请参照图8A及图8B，形成相变化组件160于第二凹口丨50中，而且相变化组件16〇接触第一多层加热组件151以及第二多层加热组件154。举例而言，可先沉积一层相变化材料层于图案化介电层145上，并且填满第二凹口150。然后，进行化学机械研磨，移除相变化材料层位于图案化介电层145上方的部分，而得到填充在第二凹口150中的相变化组件160。[0060]在某些实施方式中，相变化组件包含锗-铺-碲（GST材料，例如Ge2Sb2Te5、GeiSb2Te4、GeiSb4Te7或上述的组合或类似的材料。其他相变化材料可例如为GeTe、sb2Te3、GaSb、InSb、Al-Te、Te-Sn-Se、Ge-Sb-Te、In-Sb-Te、Ge-Se_Ga、Bi-Se-Sb、Ga-Se_Te、Sn-Sb_Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-〇、Sb-Te-Bi-Se、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ag-In-Sb-Te、Ge-Te-Sn-Pt、Ge-Te-Sn_Ni、Ge-Te-Sn-Pd及Ge-Sb-Se-Te〇[0061]相变化组件160会因为受热而发生相变化。在相变化记忆体运作中，电流从第一导电接触结构130经由第一多层加热组件lf51的第一加热层结构lf52及第二加热层结构153传导到相变化组件160,第一及第二加热层结构152、I53可将一部分电能转变成热量，所产生的热量促使相变化组件160发生相的改变，例如从非晶相（amorph〇us转变成多晶相polycrystalline或晶相crystalline，或者从多晶相或晶相转变成非晶相。相变化组件160在不同的晶相具有不同的电阻值，经由侦测或读取相变化组件16〇的电阻值，便得以判断记忆体单元的数据型态。[0062]如前文所述，根据本发明某些实施例，第一加热材料层111及第二加热材料层丄丄2标示在图3B及图4B中）的厚度可为约2nm至约40nm，第一加热材料层m及第二加热材料层112的厚度实质上决定了第一、第二、第三及第四加热层结构152、1M、155、156的厚度。如果第一加热材料层111及第二加热材料层II2各自的厚度太厚，例如大于约40mn，则第一及第二加热层结构152、153与相变化组件160的接触面积变大。当电流通过第一多层加热组件151时，将导致第一及第二加热层结构15L153的电流密度降低，从而降低第一及第二加热层结构152、153对相变化组件160的加热效果，因此不利于最终产品的性能。反的，如果第一加热材料层111及第二加热材料层112各自的厚度太薄，例如小于约2nm，则第一、第二、第三及第四加热层结构152、153、155、156与相变化组件160的接触面积太小，可能导致接触界面的可靠度不佳。所以，根据本发明某些实施例，第一、第二、第三及第四加热层结构152、153、155、156或第一加热材料层111及第二加热材料层112的厚度为约2nm至约40nm。[0063]图8C绘示图8B中的区域C的局部放大图，于本实施方式的某些实施例中，形成第二凹口150后可更进一步包含蚀刻第二凹口150内的第一图案化介电层143的侧壁以及图案化介电层144、145的侧壁，使得第一加热层结构152的边缘152a及第二加热层结构153的边缘153a凸出第二凹口150的侧壁。如此一来，在执行操作㈤所述的形成相变化组件之后，第一加热层结构152的边缘152a及第二加热层结构153的边缘15：3a便得以嵌入相变化组件160的第一侧壁161。第一加热层结构152或第二加热层结构153嵌入相变化组件160的长度DL可为第一加热层结构152或第二加热层结构153的厚度DT的约15至约120,例如为约16、约17、约18、约110、约112、约115、或约118。第一及或第二加热层结构的边缘嵌入相变化组件的侧壁可改善相变化记忆体运作时，因为高温而使相变化组件160产生形变所导致的接触不良的问题，进一步确保相变化记忆的可靠度。[0064]在操作60之后，方法1可选择性地包含其他操作，例如图1B绘示的操作70、操作80以及操作90。[0065]在操作70中，如图8A及图8B所示，形成第二介电层171覆盖第一导电接触结构130及相变化组件160。在某些实施方式中，是利用毯覆式的沉积技术整面性地形成第二介电层171。第二介电层171可以是任何适合的介电材料，例如氮化硅、氧化硅、掺杂的硅玻璃等介电材料，第二介电层171也可以由低介电系数的介电材料所形成，例如磷硅酸盐玻璃PSG、硼磷硅玻璃BPSG、氟硅玻璃FSG、碳化硅材料、或上述的组合或类似材料。[0066]在操作8〇中，如图9A及图9B所示，形成第三凹口180贯穿第二介电层171以及第二多层加热组件154。举例而言，在操作80中，先形成图案化屏蔽124于第二介电层171上，图案化屏蔽1¾具有一开口。然后，进行蚀刻制程，移除位于图案化屏蔽124的开口范围中的部分材料，而形成第三凹口ISO。之后，移除图案化屏蔽124。第三凹口180贯穿第二介电层171至第三加热层结构155之间的所有层别。此外，形成第三凹口180的操作也形成第三加热层结构155的侧壁l55a及第四加热层结构156的侧壁156a。侧壁155a及侧壁156a经由第三凹口180暴露出。[0067]在操作90中，如图10A及图10B所示，形成第二导电接触结构190于第三凹口180中，使第二导电接触结构190接触第二多层加热组件154。为附图清楚的目的，图10A并未绘示第二导电接触结构190。在某些实施例中，第二导电接触结构190接触第三加热层结构155的侧壁155a及第四加热层结构156的侧壁156a。在某些实施例中，第二导电接触结构190可例如为包含钨W的金属材料或其他适合的金属材料。在某些实施例中，第二导电接触结构190填满第三凹口180并且覆盖至少一部分的第二介电层171。[0068]本发明上述揭露的内容同时提供了一种相变化记忆体1〇〇。请参照图10A及图10B，相变化记忆体100包含第一导电接触结构130、第一多层加热组件151、第二多层加热组件154、相变化组件160以及第二导电接触结构190。第一多层加热组件151包含第一加热层结构152以及第二加热层结构153,第一及第二加热层结构152、153分别在不同的高度上横向延伸，并接触相变化组件160的第一侧壁161。第一导电接触结构130贯穿并接触第一及第二加热层结构152、153。第二多层加热组件154包含第三加热层结构155以及第四加热层结构156,第三及第四加热层结构155、156分别在不同的高度上横向延伸，并接触相变化组件160的第二侧壁162。第二导电接触结构190贯穿并接触第三及第四加热层结构155、156。在某些实施方式中，第一及第二加热层结构152、153分别在第一高度L1及第二高度L2上横向延伸，而且第三及第四加热层结构155、156分别在第一高度L1及第二高度L2上横向延伸。换言之，第三加热层结构155与第一加热层结构152在实质相同的高度上横向延伸，第四加热层结构156与第二加热层结构153在实质相同的高度上横向延伸。[0069]实施态样2[0070]实施态样2包含实施态样1所述的操作10-60,相较于实施态样1，实施态样2的其中一个不同之处在于，实施态样2在图案化堆叠层结构110的操作40中所形成的剩余部分110R具有不同的上视轮廓。图11A绘示实施态样2在操作40所形成结构的上视图，图11B绘示图11A中沿线段BB’的剖面示意图。在图11A及图11B中，相同或相似于实施态样1的组件用相同的组件符号表不。[0071]在实施态样2的多个实施方式中，第一及第二图案化加热材料层141、142以及第一图案化介电层143具有实质上相同的上视轮廓。具体的说，第一图案化加热材料层141包含第一宽部141x、第二宽部141y以及颈部I41z，颈部141z桥接第一宽部141x与第二宽部141y，而且颈部141z的宽度W1小于第一宽部141x的宽度W2及第二宽部141y的宽度W3。类似地，第二图案化加热材料层142包含第一宽部142x、第二宽部142y以及颈部142z，颈部142z桥接第一宽部142x与第二宽部14办，而且颈部142z的宽度W1小于第一宽部142x的宽度W2及第二宽部14办的宽度W3。类似地，第一图案化介电层143包含第一宽部143x、第二宽部143y以及颈部14：3z，颈部143z桥接第一宽部143x与第二宽部143y，而且颈部143z的宽度W1小于第一宽部143x的宽度W2及第二宽部143y的宽度W3。[0072]相较于实施态样1，实施态样2的另一个不同之处是，实施态样2的操作50包含移除各颈部1412、1422、1432的一部分，而将第一及第二图案化加热材料层141、142以及第一图案化介电层143断开。图12A绘示本实施态样2在执行操作50S卩-形成第二凹口150及操作608卩-形成相变化组件160之后的上视示意图，图12B绘示图12A中沿线段BB’的剖面示意图。[0073]操作5〇所形成的第二凹口150与各颈部141z、142z、143z的一部分重叠，因此操作5〇包含移除各颈部141z、14¾、143z的一部分。第二凹口150在各颈部141z、142z、143z的位置将第一及第二图案化加热材料层141、142断开，而形成第一多层加热组件151以及第二多层加热组件154。第一多层加热组件151的第一及第二加热层结构152、153各自包含宽部152x、153x以及颈部152z、153z。宽部152x、153x的宽度大于颈部152z、153z的宽度，其中颈部l52z、15：3Z从各自对应的宽部152x、153x延伸到相变化组件160的第一侧壁161。[0074]换言之，本实施态样2的第一及第二加热层结构152、153的上视图案为类似于“凸”字形状，而第二第三及第四加热层结构155、156的上视图案为矩形。相变化组件160填充在第二凹口150内。实施态样2的其他细节可与实施态样1相同。在执行操作60之后，实施态样2可选择性地包含图1B绘示的操作70、操作80及操作90。[0075]图13A绘示本实施态样2所制得的相变化记忆体200的上视示意图，图13B绘示图13A中线段B-B’的剖面示意图。在图13A及图13B中，相同或相似于实施态样1的组件用相同的组件符号表示。[0076]相变化记忆体200包含第一导电接触结构130、第一多层加热组件151、第二多层加热组件154、相变化组件160以及第二导电接触结构190。第一多层加热组件151包含第一加热层结构M2以及第二加热层结构153,第一加热层结构152及第二加热层结构153分别在不同的高度上横向延伸，并接触相变化组件160的第一侧壁161。第一导电接触结构130贯穿并接触第一及第二加热层结构153。第二多层加热组件154包含第三加热层结构155以及第四加热层结构156,第三加热层结构155及第四加热层结构156分别在不同的高度上横向延伸，并接触相变化组件160的第二侧壁162。第二导电接触结构190贯穿并接触第三及第四加热层结构156。第一多层加热组件151的第一及第二加热层结构152、153各自包含宽部152x、l53x以及颈部l52z、153z。宽部152x、153x的宽度大于颈部152z、153z的宽度，其中颈部l52z、153z从各自对应的宽部152x、153x延伸到相变化组件160的第一侧壁161。[0077]因为第一及第二加热层结构152、153的颈部1522、1532的宽度小于宽部152乂、153\的宽度，当电流由宽部152x、153x传递至颈部l52z、153z时，电流密度得以提高，所以颈部152z、153z与相变化组件160的第一侧壁161的接触边缘具有很大的电流密度，有助于让相变化组件160快速地发生晶相改变，从而能够提高写入数据的速度及可靠度。[0078]实施态样3[0079]图14绘示本发明的实施态样3的相变化记忆体300剖面示意图。相较于实施态样1，实施态样3的其中一个不同之处是，在形成堆叠层结构110的操作10中，第一加热材料层111及第二加热材料层II2标示在图2B、图3B及图4B中）各自包含相互堆叠的多个子结构层，因此在后续操作所形成的第一、第二、第三及第四加热层结构152、153、155、156各自包含相互堆叠的多个子结构层。例如，第一加热层结构I52包含子结构层1521、1522、1523，而且子结构层1521、1522、1523中两相邻子结构层的材料彼此相异，使两相邻子结构层之间具有电阻率差值。在多个实施例中，此电阻率差值为这些子结构层中具有最小电阻率的材料的约3倍至约80倍，例如为约3倍至约70倍、约3倍至约60倍、约3倍至约50倍、约3倍至约40倍、约3倍至约30倍、约3倍至约2〇倍、或约3倍至约10倍。上述两相邻子结构层之间的电阻率差值，让两相邻子结构层之间的界面处形成更高的电阻率。当电流由导电接触结构130流经第一与第二加热层结构152、153,传递至相变化组件160时，较多的电流将被局限在较低电阻率的子结构层，因此低电阻率的子结构层有较大的电流密度，也因此在子结构层与相变化组件160的界面处产生较高的温度，而有利于促使相变化组件160发生晶相改变。[OOSO]类似地，第二加热层结构153包含子结构层1531、1532、1533,而且子结构层1531、1532U533中至少两相邻子结构层的材料彼此相异，使两相邻子结构层之间具有一电阻率差值。此电阻率差值为这些子结构层中具有最小电阻率的材料的约3倍至约80倍，例如为约3倍至约70倍、约3倍至约60倍、约3倍至约50倍、约3倍至约40倍、约3倍至约30倍、约3倍至约20倍、或约3倍至约10倍。[0081]在多个实施方式中，第三加热层结构I55包含子结构层1551、1552、1553，上述子结构层1551、1M2、1553的材料分别与第一加热层结构152的子结构层1521、1522、1523的材料相同。此外，第四加热层结构156包含子结构层1561、1562、1563,上述子结构层1561、1562、1563的材料分别与第二加热层结构1¾的子结构层1531、1532、1533的材料相同。[0082]于本实施态样3的某些实施例中，上述子结构层1521、1522、1523、1531、1532、1533、1551、1552、1553、1561、1562、1563的材料可各自独立地包含氮化钛1^吣、氮化钽TaN、钛Ti、铱Ir、f3-钛P-Ta、氮化钨WN、钨W、钼Pt、或上述材料的组合或类似的材料。举例而言，子结构层152115221523的材料可为TaNTiNTaNJiNTaNTiNJiNIrTiN、IrTiNIr、P-TaTiN3-Ta、TiN0-TaTiN、WNTiNWN、TiNWNTiN、TiNWTiN、WTaNW、PtIrPt或IrPtIr。[0083]在某些实施方式中，第一、第二、第三及第四加热层结构152、153、155、156各自的厚度可为2至40nm，较佳3至20nm，更佳5至10nm。各加热层结构中的子结构层的厚度可相同或不同。与实施态样1或实施态样2相比，实施态样3在具有与实施态样1或2相同厚度的第一、第二、第三及第四加热层结构152、153、155、156之下，相变化组件160具有较高的电流密度，更利于促使相变化组件160发生晶相改变。[0084]本实施态样3的第一、第二、第三及第四加热层结构152、153、155、156上视图案可与实施态样1或实施态样2相同或相似。[0085]类似于前文关于图8B及图8C所述的内容，本实施态样3的第一、第二、第三及第四加热层结构152、153、155、156的边缘部分可以嵌入相变化组件160的第一侧壁161及或第一侧壁162。[0086]实施态样4[0087]图KA绘示根据本实施态样的制造相变化记忆体的方法2的流程图。方法2包含操作I2、操作22、操作32、操作42以及操作52。在后续附图图16A至图24C中，附图编号中包含字母“A”的附图，例如图16A、图17A、图18A等图，为上视示意图；附图编号中包含子母“B”的附图，例如图16B、图、图1SB等图，为沿线段B-B’的剖面示意图；附图编号中包含子母“C”的附图，例如图18C、图19C、图2〇C等图，为沿线段C-C’的剖面示意图。[0088]在操作12中，形成图案化堆叠结构于基材上，图16A至图18C绘示本实施态样某些实施方式的执行操作I2的详细步骤示意图。首先，如图16A及图16B所示，提供或接收基材210。基材210包含第二介电层212、第一导电接触结构214以及基板216,第一导电接触结构214以及第二介电层M2形成在基板M6上，第一导电接触结构214贯穿第二介电层212。基材210可包含掺杂或未掺杂的硅晶圆、或半导体上绝缘体SOI基材、或类似的半导体材料。第一导电接触结构214可例如为包含钨W的金属材料或其他适合的金属材料，第二介电层212可以是任何适合的介电材料，例如氮化硅、氧化硅、掺杂的硅玻璃等介电材料，第二介电层212也可以由低介电系数的介电材料所形成，例如磷硅酸盐玻璃（PSG、硼磷硅玻璃BPSG、氟硅玻璃FSG、碳化硅材料、或上述的组合或类似材料。[0089]在图17A-图17B中，依序沉积第一加热材料层217、导电层218以及第二加热材料层219于基材210上。根据本发明的多个实施方式，导电层218的材料不同于第一及第二加热材料层217、219的材料。第一加热材料层M7的材料可例如为氮化钛TiN、氮化钽TaN、钛Ti、铱（Ir}钽〇3-Ta、氮化钨WN、铀Pt、或类似的材料或上述材料的组合。导电层218的材料可例如为包含钨W的金属材料或其他适合的金属材料。在某些实施方式中，第二加热材料层219的材料可与第一加热材料层217相同，但在其他实施方式中，第二加热材料层219的材料可与第一加热材料层217不同。第一及第二加热材料层217、219各自的厚度小于导电层21S的厚度。在某些实施例中，第一及第二加热材料层217、219各自的厚度为约2nm至约40nm，较佳约3nm至约20nm，更佳约5nm至约10nm。若图案化后的第一与第二加热材料层217、219的厚度太厚，可能不利于最终产品的性能，但是当图案化后的第一与第二加热材料层217、219的厚度太薄，可能导致后续制程的量率下降。可以使用诸如物理气相沉积制程PVD、化学气相沉积制程CVD、等离子辅助化学气相（PECVD、原子层沉积制程ALD及或原子层化学气相沉积制程ALCVD等技术形成第一加热材料层217、导电层218以及第二加热材料层219。[0090]在图18A-图1SC中，对第一加热材料层217、导电层218以及第二加热材料层219进行图案化制程，而形成图案化堆叠结构220。图案化堆叠结构220包含第一图案化加热材料层230、第二图案化加热材料层240及图案化导电层250。图案化导电层250夹置在第一及第二图案化加热材料层230、240之间。在多个实施方式中，第一图案化加热材料层230、第二图案化加热材料层240及图案化导电层250大致上具有相同的上视轮廓。举例而言，可先形成图案化屏蔽221于第二加热材料层219上，图案化屏蔽221定义图案化堆叠结构220的上视图案，然后进行蚀刻制程，移除未被图案化屏蔽221覆盖的材料，而形成图案化堆叠结构220。详细的说，第一图案化加热材料层23〇包含第一宽部230x、第二宽部230y以及第一窄部230z。类似地，第二图案化加热材料层240包含第一宽部240x、第二宽部240y以及第一窄部240z。类似地，图案化导电层250包含第一宽部250x、第二宽部250y以及第一窄部250z。第一图案化加热材料层23〇的第一窄部230z桥接第一宽部230x与第二宽部230y。第二图案化加热材料层240的第一窄部240z桥接第一宽部240x与第二宽部240y。图案化导电层250的第一窄部25〇z桥接第一宽部250x与第二宽部25〇y。在某些实施方式中，第一图案化加热材料层23〇、第二图案化加热材料层240及图案化导电层250分别还包含第二窄部230w、第二窄部240w及第二窄部25〇w。自各第二窄部230w、240w、250w桥接各自对应的第一宽部与第二宽部。在某些实施方式中，第一宽部23〇x及或240x、250x的宽度D1及第二宽部230y及或240y、250y的宽度D2大于第一窄部230z及或240z、250z的宽度D3及或第二窄部230w及或240w、250w的宽度D4。在一实施例中，图案化堆叠结构220的上视图案为具有开口220a的矩形。[0091]在图15A的操作22中，请同时参照图18A-图18C及图19A-图19C，移除图案化导电层250的第一窄部250z，并移除图案化导电层250的第一宽部250x及第二宽部250y各自的一部分，而形成彼此分离的第一导电结构261及第二导电结构265绘示在图19A及图19B。更详细的说，在某些实施方式中，使用湿式蚀刻制程，并选择对图案化导电层250具有高选择比的蚀刻剂，对图18A-图18C绘示的结构进行蚀刻，从图案化导电层250的侧壁方向移除部分的图案化导电层250。由于图案化导电层250的第一窄部250z的特征尺寸较小，所以在湿式蚀刻制程中能够被完全移除。另一方面，图案化导电层250的第一宽部250x及第二宽部250y的特征尺寸较大，所以不会被全部移除，而第一宽部250x及第二宽部250y的残留部分分别形成第一导电结构261及第二导电结构265。当图案化导电层250包含第二窄部250w时，第二窄部25〇w也会被完全移除，因此所形成的第一导电结构261及第二导电结构265是彼此分离的，如图19A及图19B所示。[0092]第一导电结构261夹置在第一图案化加热材料层230的第一宽部230x与第二图案化加热材料层240的第一宽部240x之间，第二导电结构265夹置在第一图案化加热材料层23〇的第二宽部23〇y与第二图案化加热材料层MO的第二宽部240y之间。此外，第一导电结构261的特征尺寸D5小于第一图案化加热材料层230及或第二图案化加热材料层240的第一宽部23〇x及或240x的特征尺寸D6。同理，第二导电结构265的特征尺寸D7小于第一图案化加热材料层230及或第二图案化加热材料层240的第二宽部230y及或240y的特征尺寸D8。请注意，由于图案化导电层250的第一窄部250z及或第二窄部250w被全部移除，并且第一宽部25〇x及第二宽部250y的尺寸缩小，所以在C-C’剖面线如图19C所示）的位置，第一图案化加热材料层230与第二图案化加热材料层240之间并无残留的图案化导电层250。在执行操作22之后，可以选择性的移除图案化屏蔽221。[0093]在图15A的操作32中，请参照图20A-图20C，形成第一介电层270覆盖第一及第二图案化加热材料层230J40及第一及第二导电结构261、265。第一介电层270可以是任何适合的介电材料，例如氮化硅、氧化硅、掺杂的硅玻璃等介电材料，第一介电层270也可以由低介电系数的介电材料所形成，例如磷硅酸盐玻璃PSG、硼磷硅玻璃BPSG、氟硅玻璃FSG、碳化硅材料、或上述的组合或类似材料。可以使用物理气相沉积制程PVD、化学气相沉积制程CVD、等离子辅助化学气相PECVD、原子层沉积制程ALD及或原子层化学气相沉积制程ALCVD等技术形成第一介电层270。[0094]在图15A的操作42中，请参照图21A-图21C，移除第一及第二图案化加热材料层230、240各自的第一窄部230z、240z的一部分以及移除第一介电层270的一部分，而形成第一凹口274截断各第一窄部230z、240z。当第一及第二图案化加热材料层230、240各自还包含第二窄部230w、240w时，操作42也会移除第二窄部230w、240w的一部分，并且第一凹口274也会截断第二窄部23〇w、240w。举例而言，可先形成图案化屏蔽M2于第一介电层270上，图案化屏蔽222具有一开口对应于第一窄部230z、240z及或第二窄部23〇w、240w的位置，然后进行蚀刻制程，移除图案化屏蔽222的开口范围内的部分材料，而形成第一凹口274。第一凹口274的深度至少足以贯穿第一图案化加热材料层230,第一凹口W4的长度E1至少足以截断第一窄部23〇z、240z及或第二窄部23〇w、240w。之后，移除图案化屏蔽222。[0095]在某些实施方式中，第一图案化加热材料层23〇的剩余部分230a以及第二图案化加热材料层240的剩余部分240a分别构成第一加热层结构231以及第二加热层结构242。在某些实施例中，第一加热层结构2：31位于第一导电接触结构214上。此外，第一图案化加热材料层23〇的另一剩余部分23〇b以及第二图案化加热材料层240的另一剩余部分240b分别构成第三加热层结构233以及第四加热层结构244。第一及第二加热层结构231、242位于第一凹口274的一侧，第三及第四加热层结构2：33、244位于第一凹口W4的另外一侧。第一加热层结构231、第二加热层结构2似以及第一导电结构共同构成第一多层加热组件281。此外，第三加热层结构233、第四加热层结构244及第二导电结构此5共同构成第二多层加热组件285。在一实施例中，第一凹口274进一步延伸至第二介电层212中。[0096]在图15A的操作52中，请参照图2^-图MC，形成相变化组件290于第一凹口274中。举例而言，可先沉积一层相变化材料层于第一介电层270上，并且填满第一凹口274。然后，进行化学机械研磨，移除相变化材料层沉积在第一介电层270上方的部分，而得到填充于第一凹口274内的相变化组件290。相变化组件29〇接触第一加热层结构231、第二加热层结构242、第三加热层结构233及第四加热层结构244。相变化组件290的材料可与前述实施态样相同。[0097]于本实施态样的某些实施例中，在执行操作40所述的形成第一凹口274后，可更进一步包含蚀刻第一凹口274内的第一介电层270的侧壁以及第二介电层212的侧壁，使第一及第二加热层结构231、242中的至少一者的一边缘部分凸出第二介电层212标示在图21C的侧壁以及第一介电层270的侧壁。如此一来，在执行操作50所述的形成相变化组件之后，第一加热层结构231及或第二加热层结构242的边缘便得以嵌入相变化组件290的侧壁，其他的细节或特征，请参照前文关于实施态样1的图8:所述。[0098]在操作52之后，方法2可选择性地包含其他操作，例如图15B绘示的操作62、操作72以及操作82。[00"]在操作62中，如图22A-图MC所示，形成第三介电层271覆盖相变化组件290及第一介电层270。在某些实施方式中，是利用毯覆式的沉积技术整面性地形成第三介电层271。第三介电层271可以是任何适合的介电材料，例如氮化硅、氧化硅、掺杂的硅玻璃等介电材料，第三介电层271也可以由低介电系数的介电材料所形成，例如磷硅酸盐玻璃pSG、硼磷硅玻璃BPSG、氟硅玻璃FSG、碳化硅材料、或上述的组合或类似材料。[0100]在操作72中，如图23A-图23C所示，在第三介电层2H及第一介电层270中形成第二凹口277,第二凹口277暴露出第二图案化加热材料层240的第二宽部240y。举例而言，在操作72中，先形成图案化屏蔽223于第三介电层2了1上，图案化屏蔽223具有一开口。然后，进行蚀刻制程，移除位于图案化屏蔽223的开口范围中的部分材料，而形成第二凹口277暴露出第二图案化加热材料层240的第二宽部240y。[0101]在操作82中，如图24A-图24C所示，形成第二导电接触294结构于第二凹口277中，使第二导电接触294结构接触第二图案化加热材料层240的第二宽部240y。在某些实施例中，第二导电接触结构294可例如为包含钨W的金属材料或其他适合的金属材料。在某些实施例中，第二导电接触结构294填满第二凹口277,并且覆盖一部分的第三介电层271。[0102]本发明上述揭露的内容同时提供了一种相变化记忆体400。请参照图24A-图24C，相变化记忆体400包含第一多层加热组件281、第二多层加热组件285以及相变化组件290。相变化组件200具有第一侧壁291以及第二侧壁292。第一多层加热组件281包含第一加热层结构231、第二加热层结构242以及第一导电结构洲1，第一导电结构261夹置在第一加热层结构231与第二加热层结构242之间。第一加热层结构2：31及第二加热层结构242分别在不同的高度上横向延伸。第一加热层结构231包含宽部23lx以及第一窄部231z，第一窄部231z由宽部23lx延伸出并接触相变化组件29〇的第一侧壁291。第二多层加热组件285包含第三加热层结构233、第四加热层结构244以及第二导电结构％5。第二导电结构265夹置在第三与第四加热层结构233、244之间。第三加热层结构233及第四加热层结构244分别在不同的高度上横向延伸，并接触相变化组件29〇的第二侧壁292。在某些实施方式中，第一加热层结构2W还包含第二窄部Mlw，第二窄部Mlw由宽部231x延伸出并接触相变化组件290的第一侧壁291。在一具体实施例中，第二窄部231w的宽度E2与第一窄部231z的宽度E3实质上相同。[0103]相变化组件290会因为受热而发生相变化。在相变化记忆体运作中，电流从第一多层加热组件281的第一加热层结构231及第二加热层结构242传导到相变化组件290,第一及第二加热层结构231J42可将一部分电能转变成热量，所产生的热量促使相变化组件290发生相的改变，例如从非晶相（amorphous转变成多晶相（polycrystalline或晶相crystalline，或者从多晶相或晶相转变成非晶相。相变化组件290在不同的晶相具有不同的电阻值，经由侦测或读取相变化组件29〇的电阻值，便得以判断记忆体单元的数据型〇[0104]因为第一加热层结构的宽部231x的宽度E4大于第一窄部231z的宽度E3及第二窄部231w的宽E2的总和，当电流由宽部231x传递至第一窄部231z及第二窄部231w时，第一窄部231z及第二窄部231w的电流密度得以提高，所以第一窄部231z及第二窄部231w与相变化组件290的第一侧壁291的接触边缘具有很大的电流密度，有助于让相变化组件290快速地发生晶相改变，从而能够提高写入数据的速度及可靠度。[0105]在另外某些实施方式中，第二加热层结构242与第一加热层结构231具有实质上相同的上视轮廓，因此第二加热层结构242也包含宽部242x、第一窄部242z及第二窄部242w。第二加热层结构242的第一窄部24h及第二窄部242w由宽部24h延伸到相变化组件290的第一侧壁291。因此，在相变化记忆体400中，第一加热层结构231的第一窄部231z和第二窄部231w以及第二加热层结构242的第一窄部242z和第二窄部242w都接触相变化组件290的第一侧壁291，所以第一多层加热组件281与相变化组件290总共有4个接触点，当其中一个或两个或三个接触点失效时，相变化记忆体400仍然可以运作。[0106]根据本实施态样的多个实施方式，第一导电结构261的面积小于第一加热层结构231面积及第二加热层结构242的面积，所以第一导电结构261并未直接接触相变化组件290〇[0107]在多个实施例中，第一多层加热组件2S1的第一加热层结构231与第二多层加热组件285的第三加热层结构M3在实质上相同的高度上横向延伸，而且第一多层加热组件28i的第二加热层结构2似与第二多层加热组件2邪的第四加热层结构244在实质上相同的另一高度上横向延伸。[0108]实施态样5[0109]图25及图26绘示本发明的实施态样5的相变化记忆体500剖面示意图，图25及图26的剖面线可例如为沿图24C中的线段B-B’及线段C-C1。相较于实施态样4,本实施态样的其中一个不同之处是，在操作12所述形成图案化堆叠结构220中，第一图案化加热材料层230及第二图案化加热材料层240标示在图1部及图1SC中）各自包含相互堆叠的多个子结构层，因此在后续操作所形成的第一、第二、第三及第四加热层结构231、242、233、244各自包含相互堆叠的多个子结构层。例如，第一加热层结构231包含子结构层2311、2312、2313,而且子结构层2311、2312、23丨3中两相邻子结构层的材料彼此相异，使两相邻子结构层之间具有电阻率差值。在多个实施例中，此电阻率差值为这些子结构层中具有最小电阻率的材料的约3倍至约80倍，例如为约3倍至约70倍、约3倍至约60倍、约3倍至约50倍、约3倍至约40倍、约3倍至约30倍、约3倍至约20倍、或约3倍至约10倍。上述两相邻子结构层之间的电阻率差值，让两相邻子结构层之间的界面处形成更高的电阻率。[0110]类似地，第二加热层结构242包含子结构层2421、2422、2423，而且子结构层2421、242L2423中至少两相邻子结构层的材料彼此相异，使两相邻子结构层之间具有一电阻率差值。此电阻率差值为这些子结构层中具有最小电阻率的材料的约3倍至约80倍，例如为约3倍至约70倍、约3倍至约60倍、约3倍至约50倍、约3倍至约40倍、约3倍至约30倍、约3倍至约2〇倍、或约3倍至约10倍。当电流由导电接触结构214流经第一与第二加热层结构231、242，传递至相变化组件29〇时，较多的电流将被局限在较低电阻率的子结构层，因此低电阻率的子结构层有较大的电流密度，也因此在子结构层与相变化组件290的界面处产生较高的温度，而有利于促使相变化组件16〇发生晶相改变。[0111]在多个实施方式中，第三加热层结构233包含子结构层2331、2332、2333，上述子结构层2331、2：332、2333的材料分别与第一加热层结构231的子结构层2311、2312、2313的材料相同。此外，第四加热层结构244包含子结构层2441、2442、2443，上述子结构层2441、2442、2443的材料分别与第二加热层结构242的子结构层2421、2422、2423的材料相同。[0112]于本实施态样5的上述子结构层2311、2312、2313、2421、2422、2423、2331、2332、一、第二、第三及第四加热层结构231、242、233、244各自的厚度可为2至4〇11111，较佳3至2〇11111，更佳5至l〇nm。各加热层结构中的子结构层的厚度可相同或不同。[0113]实施态样6[0114]图”衫会示本实施态样6的相变化记忆体600的上视示意图，图27B绘示图27A中沿c-c’线段的剖面示意图。在图27A及图27B中，相同或相似于实施态样4或实施态样5的组件用相同的组件符号表示。[0115]参见图27A及图27B，相变化记忆体600包含第一导电接触结构214、多层加热组件286、相变化组件290以及第二导电接触结构294。多层加热组件286电性连接第一导电接触结构214。多层加热组件286包含第一加热层结构2幻、第二加热层结构242以及第一导电结构261。第一导电结构261夹置在第一加热层结构231与第二加热层结构242之间。第一加热层结构231及第二加热层结构242分别在不同的高度上横向延伸。第一加热层结构231包含宽部231x、第一窄部231z以及第二窄部231w，第一窄部231z及第二窄部231w由宽部231x延伸出。相变化组件290具有侧壁291，侧壁291实体接触第一窄部231z及第二窄部231w。第二导电接触结构294配置于相变化组件290上方。相变化组件290的顶面直接接触第二导电接触结构294。[0116]在某些实施方式中，第二加热层结构242也包含宽部242x、一第一窄部242z以及一第二窄部242w，第一窄部242z及第二窄部242w由宽部242x延伸出。在多个实施例中，第一加热层结构231与第二加热层结构242具有实质上相同的上视轮廓。[0117]如前文所述，本实施态样6的第一加热层结构231及或第二加热层结构242包含宽部231x、242x、第一窄部231z、242z及第二窄部231w、242w，因为宽部231x、242x的宽度E5大于第一窄部231z、242z的宽度E6与第二窄部231w、242w的宽度E7的总和，当电流由宽部231x、242x传递至第一窄部231z、242z及第二窄部231w、242w时，第一窄部231z、242z及第二窄部231w、242w与相变化组件的接触边缘能够提供更大的电流密度，有助于让相变化组件290快速地发生晶相改变，从而能够提高写入数据的速度及可靠度。此外，由于多层加热组件286与相变化组件290之间具有四个接触点，因此当其中一个或两个或三个接触点接触不良时，电流仍有其他的接触点可做为导电通路，使相变化记忆体可维持正常的运作。[0118]类似于实施态样5,在实施态样6的一实施方式中，第一加热层结构231包含相互堆叠的多个子结构层231123122313,第二加热层结构242包含相互堆叠的多个子结构层242124222423。上述各子结构层的材料、厚度及其他特征或功能可与前文关于实施态样3所述的内容相同。[0119]类似于前文关于图8C所述的内容，在实施态样6的另一实施方式中，上述第一及第二加热层结构231、242的第一窄部231z、242z及第二窄部231w、242w可以嵌入相变化组件160的侧壁160b，第一窄部2：31z、242z及第二窄部231w、242w嵌入侧壁291的长度及其他的细节或特征，可与前文关于第8C图所述的内容相同。[0120]虽然本发明己以实施态样揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

权利要求：1.一种制造相变化记忆体的方法，其特征在于，包含以下操作：形成一堆叠层结构于一基材上，该堆叠层结构包含一第一加热材料层、一第二加热材料层、一第一介电层夹设于该第一加热材料层及该第二加热材料层之间、一第三介电层以及一第四介电层，该第三介电层夹设在该基材与该第一加热材料层之间，该第四介电层位于该第二加热材料层上；形成一第一凹口贯穿该堆叠层结构；形成一第一导电接触结构于该第一凹口中，使该第一导电接触结构接触该第一加热材料层及该第二加热材料层；图案化该堆叠层结构，使该堆叠层结构的一剩余部分形成一第一图案化加热材料层、一第二图案化加热材料层以及一第一图案化介电层夹设于该第一图案化加热材料层与该第二图案化加热材料层之间，其中该第一图案化加热材料层及该第二图案化加热材料层接触该第一导电接触结构；形成一第二凹口贯穿该堆叠层结构的该剩余部分，该第二凹口将该第一图案化加热材料层及该第二图案化加热材料层断开，其中该第一图案化加热材料层及该第二图案化加热材料层的残留部分在该第二凹口的两侧分别形成一第一多层加热组件以及一第二多层加热组件，其中该第一多层加热组件接触该第一导电接触结构；蚀刻该第二凹口内的该第一介电层的一侧壁、该第三介电层的一侧壁以及该第四介电层的一侧壁，使该第一多层加热组件的一边缘凸出该第一介电层的该侧壁、该第三介电层的该侧壁以及该第四介电层的该侧壁;以及形成一相变化组件于该第二凹口中，且该相变化组件接触该第一多层加热组件以及该第二多层加热组件。2.如权利要求1所述的制造相变化记忆体的方法，其特征在于，还包含以下操作：形成一第二介电层覆盖该第一导电接触结构及该相变化组件；形成一第三凹口贯穿该第二介电层以及该第二多层加热组件；以及形成一第二导电接触结构于该第三凹口中，使该第二导电接触结构接触该第二多层加热组件。3.如权利要求1所述的制造相变化记忆体的方法，其特征在于，在图案化该堆叠层结构的操作中，该第一图案化加热材料层及该第二图案化加热材料层各自包含一第一宽部、一第二宽部以及一颈部，各该颈部桥接各自对应的该第一宽部与该第二宽部，且各该颈部的一宽度小于各自对应的该第一宽部的一宽度及该第二宽部的一宽度。4.如权利要求3所述的制造相变化记忆体的方法，其特征在于，形成该第二凹口的操作包含移除各该颈部的一部分，而断开该第一图案化加热材料层及该第二图案化加热材料层。5.如权利要求1所述的制造相变化记忆体的方法，其特征在于，在形成该第二凹口贯穿该堆叠层结构的该剩余部分的操作中，该第一图案化加热材料层的一剩余部分以及该第二图案化加热材料层的一剩余部分分别形成该第一多层加热组件的一第一加热层结构以及一第二加热层结构，且该第一图案化加热材料层的另一剩余部分以及该第二图案化加热材料层的另一剩余部分分别形成该第二多层加热组件的一第三加热层结构以及一第四加执层结构。'+j•如权利要求5所述的制造相变化记忆体的方法，其特征在于，该第一加热层结构及该第二加热层结构其中至少一者包含相互堆叠的多个子结构层，且两相邻的所述子结构层的材料彼此相异，让所述两相邻的子结构层的材料之间存在一电阻率差值。7.如权利要求7所述的制造相变化记忆体的方法，其特征在于，该电阻率差值为该些子结构层中具有最小电阻率的材料的约3倍至约8〇倍。8.—种相变化记忆体，其特征在于，包含：一第一导电接触结构；一相变化组件，具有一第一侧壁以及一第二侧壁；一第一多层加热组件，电性连接该第一导电接触结构，其中该第一多层加热组件包含一第一加热层结构、一第二加热层结构以及一第一导电结构，该第一导电结构夹置在该第一加热层结构与该第二加热层结构之间，该第一加热层结构及该第二加热层结构接触该相变化组件的该第一侧壁;以及一第二多层加热组件，其中该第二多层加热组件包含一第三加热层结构、一第四加热层结构以及一第二导电结构，该第二导电结构夹置在该第三加热层结构与该第四加热层结构之间，该第三加热层结构及该第四加热层结构接触该相变化组件的该第二侧壁，该第二导电接触结构电性连接该第二多层加热组件。9.如权利要求S所述的相变化记忆体，其特征在于，该第一加热层结构及该第二加热层结构其中至少一者包含相互堆叠的多个子结构层，且两相邻的所述子结构层的材料彼此相异，让所述两相邻的子结构层的材料之间存在一电阻率差值。10.—种相变化记忆体，其特征在于，包含：一第一导电接触结构；一相变化组件，具有一第一侧壁以及一第二侧壁；一第一多层加热组件，电性连接该第一导电接触结构，其中该第一多层加热组件包含一第一加热层结构、一第二加热层结构以及一电绝缘结构，该电绝缘结构夹置在该第一加热层结构与该第二加热层结构之间，该第一加热层结构及该第二加热层结构接触该相变化组件的该第一侧壁;以及一第二导电接触结构，配置于该相变化组件上方。11.如权利要求10所述的相变化记忆体，其特征在于，该第二导电接触结构直接接触该相变化组件。12.如权利要求10所述的相变化记忆体，其特征在于，还包含一第二多层加热组件，其中该第二多层加热组件包含一第三加热层结构、一第四加热层结构以及该电绝缘结构，该电绝缘结构夹置在该第三加热层结构与该第四加热层结构之间，该第三加热层结构及该第四加热层结构接触该相变化组件的该第二侧壁，该第二导电接触结构电性连接该第二多层加热组件。13.如权利要求12所述的相变化记忆体，其特征在于，该第一导电接触结构贯穿并接触该第一加热层结构及该第二加热层结构，该第二导电接触结构贯穿并接触该第三加热层结及该第四加热层结构。14.如权利要求13所述的相变化记忆体，其特征在于，该第一加热层结构及该第二加热层结构分别在一第一高度及一第二高度上横向延伸，且该第三加热层结构及该第四加热层结构分别在该第一高度及该第二高度上横向延伸。15.如权利要求10所述的相变化记忆体，其特征在于，该第一加热层结构及该第二加热层结构各自包含一宽部、一第一窄部，且各该宽部的一宽度大于各该第一窄部的一宽度，该第一窄部由该宽部延伸出并接触该相变化组件的该第一侧壁。16.如权利要求15所述的相变化记忆体，其特征在于，该第一加热层结构及该第二加热层结构各自还包含一第二窄部，该第二窄部由该宽部延伸出并接触该相变化组件的该第一侧壁。17.如权利要求10所述的相变化记忆体，其特征在于，该第一加热层结构及该第二加热层结构其中至少一者包含相互堆叠的多个子结构层，且两相邻的所述子结构层的材料彼此相异，让所述两相邻的子结构层的材料之间存在一电阻率差值。1S•如权利要求10所述的相变化记忆体，其特征在于，该第一加热层结构及该第二加热层结构其中至少一者的一边缘部分嵌入该相变化组件的该第一侧壁。

百度查询： 江苏时代全芯存储科技股份有限公司;江苏时代芯存半导体有限公司;英属维京群岛商时代全芯科技有限公司 相变化记忆体及其制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD