申请/专利权人：艾普凌科有限公司

申请日：2018-12-21

公开（公告）日：2021-11-19

公开（公告）号：CN110045777B

主分类号：G05F1/569(20060101)

分类号：G05F1/569(20060101)

优先权：["20180115 JP 2018-004178"]

专利状态码：有效-授权

法律状态：2021.11.19#授权;2020.08.21#实质审查的生效;2019.07.23#公开

摘要：本发明涉及逆流防止电路以及电源电路。逆流防止电路具备：在被供给电源电压的输入端子和将输出电压从输出端子输出的由p沟道MOS晶体管构成的输出级晶体管之间插入的p沟道MOS晶体管的、逆流防止晶体管；以及在输出电压超过电源电压时使逆流防止晶体管从导通成为截止的逆流防止控制部，逆流防止控制部具有：由耗尽型的p沟道MOS晶体管构成的、源极连接于输出端子、栅极连接于输入端子的、第一晶体管；以及由耗尽型的p沟道MOS晶体管构成的、源极和栅极与第一晶体管的漏极和逆流防止晶体管的栅极连接、漏极接地的第二晶体管。

主权项：1.一种逆流防止电路，其特征在于，具备：逆流防止晶体管，为在被供给电源电压的输入端子与将规定的输出电压从输出端子输出的p沟道MOS晶体管即输出级晶体管之间串联地插入的p沟道MOS晶体管；以及逆流防止控制部，在所述输出电压超过所述电源电压的情况下，使所述逆流防止晶体管从导通状态成为截止状态，所述逆流防止控制部具有：第一晶体管，为耗尽型的p沟道MOS晶体管，源极连接于所述输出端子，栅极连接于所述输入端子；以及第二晶体管，为耗尽型的p沟道MOS晶体管，源极与自身的栅极、所述第一晶体管的漏极和所述逆流防止晶体管的栅极的各个连接，漏极接地，利用所述第一晶体管的漏极的电压进行所述逆流防止晶体管的导通截止控制。

全文数据：逆流防止电路以及电源电路技术领域本发明涉及逆流防止电路以及电源电路。背景技术在输入电压比输出电压高的状态下使用降压型的电压调节器。可是，根据使用条件和电路结构，输出电压比输入电压高，存在电流从输出端子逆流的可能性。将这样的电流称为逆流电流。因此，存在以使不向电压调节器的输出级的MOS晶体管流动逆流电流的方式当感测输出电压比输入电压高时使上述MOS晶体管为截止状态的结构（例如，参照专利文献1）。在图6的以往例中，当作为p沟道MOS晶体管的逆流防止晶体管106为导通时，输出电压Vout上升，在成为的情况下，即，在与将作为输入电压的电源电压VDD与作为p沟道MOS晶体管的输出级晶体管102的漏极-背栅间的寄生二极管的正向电压Vf相加后的电压相比输出电压Vout高的情况下，逆流电流经由寄生二极管向电压调节器内部流入。因此，采用了以下结构：将由PMOS晶体管10和NMOS晶体管11构成的逆变器电路的输出向逆流防止晶体管106的栅极供给，在成为以下的（2）式的电压关系的情况下，使逆流防止晶体管106为截止。。在此，在上述（2）式中，阈值电压Vth（inv）为由PMOS晶体管10和NMOS晶体管11构成的逆变器电路的阈值电压。利用该结构，即使输出电压Vout比作为输入电压的电源电压VDD高，也能够防止针对电压调节器内部的逆流电流。现有技术文献专利文献专利文献1：日本特开平10-341141号公报。发明要解决的课题上述的专利文献1被设计为正向电压Vf与阈值电压Vth（inv）为同样的电压。可是，由于工艺或温度特性的偏差而存在阈值电压Vth（inv）为比正向电压Vf高的电压的情况。在该情况下，认为以下的不等式（3）所示的状态产生。。即，输出电压Vout超过电源电压VDD和正向电压Vf的相加值，但是，该输出电压Vout为比电源电压VDD和阈值电压Vth（inv）的相加值低的状态。在上述的（3）式的状态下，即使输出电压Vout超过电源电压VDD和正向电压Vf的相加值，由于逆流防止晶体管106为导通状态，也不能防止逆流电流的流入，在电压调节器内部流入逆流电流。为了应对该状态，出于防止由工艺或温度特性造成的（3）式所示的状态的产生的目的，需要追加进行使阈值电压Vth（inv）比正向电压Vf低的控制的工序，电压调节器的制造成本上升。发明内容本发明是鉴于这样的情况而完成的，目的在于提供在不追加进行工艺的控制或管理的工序的情况下抑制由工艺或温度特性造成的影响来防止逆流电流的逆流防止电路以及电源电路，所述工艺用于使输出级晶体管的寄生二极管的正向电压（Vf）和进行输出电压的检测的逆变器电路的阈值电压（Vth（inv））为不流动逆流电流的状态。用于解决课题的方案本发明的一个方式的逆流防止电路的特征在于，具备：逆流防止晶体管，为在被供给电源电压的输入端子与将规定的输出电压从输出端子输出的p沟道MOS晶体管即输出级晶体管之间串联地插入的p沟道MOS晶体管；以及逆流防止控制部，在所述输出电压超过所述电源电压的情况下，使所述逆流防止晶体管从导通状态成为截止状态，所述逆流防止控制部具有：第一晶体管，为耗尽型的p沟道MOS晶体管，源极连接于所述输出端子，栅极连接于所述输入端子；以及第二晶体管，为耗尽型的p沟道MOS晶体管，源极与自身的栅极、所述第一晶体管的漏极和所述逆流防止晶体管的栅极的各个连接，漏极接地。发明效果根据本发明，能够提供在不追加进行工艺的追加或管理的工序的情况下抑制由工艺或温度特性造成的影响来防止逆流电流的逆流防止电路以及电源电路，所述工艺用于使输出级晶体管的寄生二极管的正向电压（Vf）和进行输出电压的检测的逆变器电路的阈值电压（Vth（inv））为不流动逆流电流的状态。附图说明图1是示出使用了本发明的第一实施方式的逆流防止电路的电源电路即电压调节器（voltageregulator）的概略框图。图2是示出本发明的第二实施方式的逆流防止电路的概略框图。图2a是示出本发明的第二实施方式中的逆流防止控制部的结构例的概略框图。图2b是示出本发明的第二实施方式中的PN结元件的结构例的概略框图。图3是示出本发明的第三实施方式的逆流防止电路的概略框图。图4是示出本发明的第四实施方式的逆流防止控制部的概略框图。图5是示出使用了本发明的第五实施方式的逆流防止控制部的电源电路的概略框图。图6是示出使用了以往的逆流防止电路的电源电路即电压调节器的结构的概略框图。具体实施方式以下，参照附图来对本发明的第一实施方式进行说明。图1是示出使用了本发明的第一实施方式的逆流防止电路的电源电路即电压调节器的概略框图。在该概略框图中，电压调节器1具备：逆流防止电路100、差动放大电路101、输出级晶体管102、基准电源103的各个。逆流防止电路100具备逆流防止晶体管106和逆流防止控制部111。逆流防止控制部111具备由第一晶体管107和第二晶体管108的各个构成的恒定电流逆变器（inverter）109。以下，并未特别定义为耗尽（depletion）型的晶体管为增强（enhancement）型的晶体管。逆流防止晶体管106为p沟道型MOS晶体管，源极S连接于输入端子104，栅极G经由布线203连接于连接点P1，漏极D和背栅BG连接于输出级晶体管102的源极S和背栅BG。输出级晶体管102为p沟道型MOS晶体管，栅极G连接于差动放大电路101的输出端子，漏极D连接于输出端子105。差动放大电路101的+侧输入端子连接于输出端子105，-侧输入端子连接于基准电源103的+端子。基准电源103的-端子接地，+端子输出对输出电压Vout进行控制的基准电压。第一晶体管107为耗尽型的p沟道型MOS晶体管，源极S经由布线202连接于输出端子105，栅极G经由布线201连接于输入端子104，漏极D连接于连接点P1。第二晶体管108为耗尽型的p沟道型MOS晶体管，源极S和栅极G连接于连接点P1，漏极D接地。关于第一晶体管107和第二晶体管108，以同样的纵横比（aspectratio）形成栅极G，在源极S-漏极D间具有相同的电压电流特性。在上述的结构中，差动放大电路101将从基准电源103向-侧端子供给的基准电压Vref与从输出端子105向+侧端子供给的输出电压Vout比较。然后，差动放大电路101与比较结果对应地控制从输出端子对输出级晶体管102的栅极G供给的控制电压，以使输出电压Vout与基准电压Vref同等。由此，即使变更与输出端子105连接的负载的功耗，差动放大电路101也控制为使从输出级晶体管102输出的输出电压Vout总是与基准电压Vref同等。其结果是，电压调节器1作为恒定电压电源电路进行工作。以下，说明图1的逆流防止控制部111的工作。在恒定电流逆变器109中，如上述那样，第一晶体管107与第二晶体管108的各个的栅极G的纵横比相同，因此，作为逆变器的阈值电压Vth（inv）为“0”。即，将第二晶体管108的源极S和栅极G短路，栅极G和源极S间的电压为“0”。因此，第一晶体管107的漏极电流与第二晶体管108的漏极电流的各个的电流值相同的状态是：在第一晶体管107中向栅极G供给的电源电压VDD与向源极S供给的输出电压Vout的电压差为“0”的、电源电压VDD和输出电压Vout相等的情况（VDD=Vout的情况）。此外，逆流防止控制部111将恒定电流逆变器109的输出端子即连接点P1的电压作为控制信号向逆流防止晶体管106的栅极G输出。因此，在输出电压Vout为电源电压以下的情况下（在VDD≥Vout的情况下），第一晶体管107的漏极电流为第二晶体管108的漏极电流以下的电流值。因此，逆流防止控制部111中的恒定电流逆变器109的连接点P1的电压维持“0”，逆流防止控制部111将逆流防止晶体管106维持为导通状态。另一方面，在输出电压Vout超过电源电压VDD的情况下（在VDD以下，参照附图来对本发明的第二实施方式进行说明。图2是示出本发明的第二实施方式的逆流防止控制部的概略框图。图2（a）示出了第二实施方式的逆流防止控制部111A的结构例。在图2（a）中，在第二实施方式的逆流防止控制部111A中，在第一实施方式中示出的逆流防止控制部111中的恒定电流逆变器109与输出端子105之间沿正向插入PN结元件（二极管）110。该PN结元件110的阳极经由布线202连接于输出端子105，阴极连接于第一晶体管107的源极S。在输出端子105与恒定电流逆变器109之间串联且沿正向插入了PN结元件110，因此，向第一晶体管107的源极S提供的电压为从输出电压Vout减去PN结元件110的正向电压Vf110后的、Vout-Vf110。因此，为了使恒定电流逆变器109的输出上升而需要的输出端子105的输出电压Vout为VDDVDD+Vf110。此外，在输出级晶体管102中存在漏极D-背栅BG间的寄生二极管。该寄生二极管具有正向电压Vf，因此，当在输出端子105的输出电压Vout为VoutVDD+Vf时，逆流电流向输出级晶体管102流动。因此，在寄生二极管的正向电压Vf与PN结元件110的正向电压Vf110而Vf≥Vf110的关系成立的情况下，输出电压Vout比电源电压VDD大输出级晶体管的寄生二极管的正向电压Vf以上，由此，恒定电流二极管109的连接点P1的电压上升，逆流防止晶体管106为截止状态。在本第二实施方式中，PN结元件110被形成为PN结元件，因此，为与输出级晶体管102的漏极D-背栅BG间的寄生二极管同样的结构，能够消除由工艺的偏差和温度的变化造成的变动，能够总是实现Vf=Vf110。因此，根据本实施方式，与在第一实施方式中由于VoutVDD而逆流防止晶体管106为截止状态不同，在为VoutVDD+Vf而逆流电流对输出级晶体管102实际流动时，能够使逆流防止晶体管106为截止状态。即，根据本第二实施方式，并不是如第一实施方式那样取得规定的余裕而使逆流防止晶体管106为截止状态，而是能够在逆流电流向输出级晶体管102开始流动的定时使逆流防止晶体管106为截止状态，能够防止经由输出级晶体管102的、来自输出端子105的逆流电流向电压调节器1内流入。在此，规定的余裕是指输出级晶体管102的漏极D-背栅BG间的寄生二极管的正向电压Vf。图2（b）示出了使用作为p沟道型MOS晶体管的PMOS晶体管150形成PN结元件110后的结构例。该PMOS晶体管150的源极S经由布线202连接于输出端子105，栅极G、漏极D和背栅BG的各个连接于第一晶体管107的源极S。如上述那样，作为图2（b）所示的结构例，以成为与输出级晶体管102的寄生二极管同样的构造的方式形成了PN结元件110来作为PMOS晶体管150的漏极D-背栅BG间的寄生二极管。像这样，将PN结元件110构成为与输出级二极管102的寄生二极管同种的元件，由此，寄生二极管的正向特性同样（Vf=Vf110），只是与PN结元件比较，能够进一步抑制针对工艺偏差或温度变化的正向电压的变化。以下，参照附图来对本发明的第三实施方式进行说明。图3是示出本发明的第三实施方式的逆流防止控制部111B的概略框图。与第二实施方式不同的点为在逆流防止控制部111B中在恒定电流逆变器109的连接点P1与逆流防止晶体管106的栅极G之间插入波形整形电路401的结构。将反相器402和反相器403串联连接来构成波形整形电路401。此外，电容元件（电容器）404的一端连接于反相器402的输出端子与反相器403的输入端子之间，另一端接地。波形整形电路401在连接点P1上升到规定的电压时对逆流防止晶体管106的栅极G输出“H”电平的信号，根据该“H”电平的信号而使逆流防止晶体管106为截止状态。此外，为了使反相器402的输出变化延迟地对反相器403供给而设置有电容元件404。该延迟的时间被用于使逆流防止晶体管106为截止状态的定时调整。根据本第三实施方式，在连接点P1成为规定的电压的时间点，波形整形电路401对逆流防止晶体管106的栅极G输出使逆流防止晶体管106为截止状态的“H”电平的信号，因此，与第二实施方式比较能够高速地使逆流防止晶体管106为截止状态。此外，根据本第三实施方式，通过调整电容元件404的电容，从而能够容易地控制从输出电压Vout超过电源电压VDD与正向电压Vf的相加值、到使逆流防止晶体管106为截止状态的时间。此外，也可以采用在第一实施方式的逆流防止控制部111中也在图1中的恒定电流逆变器109的连接点P1与逆流防止晶体管106的栅极G之间插入上述的波形整形电路401的结构。以下，参照附图来对本发明的第四实施方式进行说明。图4是示出本发明的第四实施方式的逆流防止控制部111C的概略框图。与第二实施方式不同之处在于：在逆流防止控制部111C中，代替恒定电流逆变器109而具备恒定电流逆变器电路509和波形整形电路501的各个。将反相器502和反相器503串联连接来构成波形整形电路501。恒定电流逆变器电路509具备：第一晶体管107、第二晶体管108、与第一晶体管107和第二晶体管108的各个同样的耗尽型的p沟道型MOS晶体管即第三晶体管519、以及开关元件504。在恒定电流逆变器电路509中，第一晶体管107的栅极G经由布线201连接于输入端子104，源极S经由PN结元件110连接于输出端子105，漏极D与连接点P1连接。第二晶体管108的源极S和栅极G连接于连接点P1和第三晶体管519的栅极G，漏极D经由连接点P2连接于第三晶体管519的源极S。第三晶体管519的漏极D接地。开关元件504的一端连接于连接点P2，另一端接地，控制端子连接于反相器502的输出端子。在此，开关元件504在对控制端子供给“H”电平的信号的情况下为一端与另一端短路的状态（接通状态），另一方面，在对控制端子供给“L”电平的信号的情况下为一端与另一端被断开的状态（关断状态）。上述的恒定电流逆变器电路509根据开关元件504的接通状态和关断状态而能够对逆流防止晶体管106的导通截止控制中的输出电压Vout的电压值具有滞后（hysteresis）性。即，在作为稳定状态的VDD+Vf110≥Vout的情况下，连接点P1为“L”电平，反相器502输出的信号电平为“H”电平，因此，开关元件504被向控制端子供给“H”电平的信号而成为接通状态。因此，为第二晶体管108的漏极D接地的状态，恒定电流逆变器电路509的阈值电压Vth509与第一至第三实施方式中的恒定电流逆变器109的阈值电压Vth109同样地为0V。另一方面，在作为流动逆流电流的异常状态的VDD+Vf110以下，参照附图来对本发明的第五实施方式进行说明。图5是示出使用了本发明的第五实施方式的逆流防止控制部111D的电源电路的概略框图。与第二实施方式不同之处在于在逆流防止控制部111D中具备电流控制电路605和电阻701。电流控制电路605具备反相器601、第四晶体管602和恒定电流源603的各个。反相器601的输入端子连接于恒定电流逆变器109的连接点P1，输出端子连接于第四晶体管602的栅极G。第四晶体管602为n沟道MOS晶体管，漏极D经由连接点P3与逆流防止晶体管106的栅极G连接，源极S经由恒定电流源603接地。电阻701的一端连接于逆流防止晶体管106的漏极D，另一端经由连接点P3连接于第四晶体管602的漏极D。电阻701的电阻值被充分较大地设定，以使在第四晶体管602为导通状态时，连接点P3的电压利用恒定电流源603而使逆流防止晶体管106为导通状态。在作为稳定状态的VDD+Vf110≥Vout的情况下，连接点P1为“L”电平，反相器601输出的信号电平为“H”电平，因此，第四晶体管602被向栅极G供给“H”电平的信号而成为导通状态。由此，连接点P3的电压降低，因此，逆流防止晶体管106为导通状态。另一方面，在作为流动逆流电流的异常状态的VDD+Vf110Vout的情况下，连接点P1的电压上升，反相器601输出的信号电平为“L”电平，因此，第四晶体管602为截止状态。由此，在电阻701中不流动电流，连接点P3的电压与逆流防止晶体管106的漏极D电压相等，因此，逆流防止晶体管106为截止状态。根据本实施方式，利用由电阻701、第四晶体管602和恒定电流源603构成的逆变器的输出，进行逆流防止晶体管106的栅极控制，调整电阻701的电阻值或恒定电流源603的电流值，由此，能够控制逆流防止晶体管106为导通状态之时的栅极电压，存在能够防止逆流防止晶体管106的栅极G的劣化这样的效果。此外，第一实施方式的逆流防止控制部111也为与逆流防止控制部111D同样的结构，采用在图1中的恒定电流逆变器109的连接点P1与逆流防止晶体管106的栅极G之间插入上述的电流控制电路605并且在逆流防止晶体管106的栅极G和漏极D间插入电阻701的结构也可。此外，在第一实施方式至第五实施方式中，作为电源电路将输出电压Vout被控制为与基准电压Vref相等的电压跟随器（跟踪装置（tracker））型的电压调节器1说明为例子，但是，也可以用于对来自降压型的电压调节器等电源的输出级中的输出级晶体管的逆流电流进行防止的结构，所述降压型的电压调节器被控制为使用分压电阻将输出电压Vout分压后的反馈电压Vfb与基准电压Vref相等。以上，参照附图来详细地描述了本发明的实施方式，但是，具体的结构并不限于该实施方式，也包含不偏离本发明的主旨的范围的设计等。附图标记的说明1…电压调节器100…逆流防止电路101…差动放大电路102…输出级晶体管103…基准电源104…输入端子105…输出端子106…逆流防止晶体管107…第一晶体管108…第二晶体管109…恒定电流逆变器110…PN结元件111、111A、111B、111C、111D…逆流防止控制部150…PMOS晶体管201、202、203…布线401、501…波形整形电路402、403、502、503、601…逆变器404…电容元件504…开关元件519…第三晶体管602…第四晶体管603…恒定电流源701…电阻。

权利要求：1.一种逆流防止电路，其特征在于，具备：逆流防止晶体管，为在被供给电源电压的输入端子与将规定的输出电压从输出端子输出的p沟道MOS晶体管即输出级晶体管之间串联地插入的p沟道MOS晶体管；以及逆流防止控制部，在所述输出电压超过所述电源电压的情况下，使所述逆流防止晶体管从导通状态成为截止状态，所述逆流防止控制部具有：第一晶体管，为耗尽型的p沟道MOS晶体管，源极连接于所述输出端子，栅极连接于所述输入端子；以及第二晶体管，为耗尽型的p沟道MOS晶体管，源极与自身的栅极、所述第一晶体管的漏极和所述逆流防止晶体管的栅极的各个连接，漏极接地，利用所述第一晶体管的漏极的电压进行所述逆流防止晶体管的导通截止控制。2.根据权利要求1所述的逆流防止电路，其特征在于，被形成为所述第一晶体管与所述第二晶体管的各个的栅极的纵横比相等，当向所述第一晶体管的源极施加的所述输出电压超过向所述第一晶体管的栅极施加的所述电源电压时，所述第一晶体管的漏极的电压上升，使所述逆流防止晶体管为截止。3.根据权利要求1所述的逆流防止电路，其特征在于，还具备在所述输出端子与所述第一晶体管的源极之间沿正向插入的PN结元件。4.根据权利要求1所述的逆流防止电路，其特征在于，还具备在所述第一晶体管的漏极与所述逆流防止晶体管的栅极之间插入的波形整形电路。5.根据权利要求1所述的逆流防止电路，其特征在于，还具备：电阻，被插入到所述逆流防止晶体管的漏极和栅极间；以及电流控制部，被插入到所述逆流防止晶体管的栅极与所述第一晶体管的漏极之间，根据所述第一晶体管的漏极的电压对在所述电阻中流动的电流进行控制，所述电流控制部在所述输出电压超过所述电源电压的情况下使在所述电阻中流动的电流增加。6.根据权利要求1所述的逆流防止电路，其特征在于，在所述第二晶体管的漏极与接地之间并联地插入作为p沟道型的耗尽MOS晶体管的第三晶体管和开关的各个，关于所述第三晶体管，源极连接于所述第二晶体管的漏极，栅极连接于所述第二晶体管的栅极，漏极接地，所述开关与所述逆流防止晶体管一起被所述逆流防止控制部接通关断控制。7.根据权利要求2所述的逆流防止电路，其特征在于，还具备在所述输出端子与所述第一晶体管的源极之间沿正向插入的PN结元件。8.根据权利要求2所述的逆流防止电路，其特征在于，还具备在所述第一晶体管的漏极与所述逆流防止晶体管的栅极之间插入的波形整形电路。9.根据权利要求2所述的逆流防止电路，其特征在于，在所述第二晶体管的漏极与接地之间并联地插入作为p沟道型的耗尽MOS晶体管的第三晶体管和开关的各个，关于所述第三晶体管，源极连接于所述第二晶体管的漏极，栅极连接于所述第二晶体管的栅极，漏极接地，所述开关与所述逆流防止晶体管一起被所述逆流防止控制部接通关断控制。10.根据权利要求3所述的逆流防止电路，其特征在于，还具备在所述第一晶体管的漏极与所述逆流防止晶体管的栅极之间插入的波形整形电路。11.根据权利要求3所述的逆流防止电路，其特征在于，在所述第二晶体管的漏极与接地之间并联地插入作为p沟道型的耗尽MOS晶体管的第三晶体管和开关的各个，关于所述第三晶体管，源极连接于所述第二晶体管的漏极，栅极连接于所述第二晶体管的栅极，漏极接地，所述开关与所述逆流防止晶体管一起被所述逆流防止控制部接通关断控制。12.根据权利要求4所述的逆流防止电路，其特征在于，在所述第二晶体管的漏极与接地之间并联地插入作为p沟道型的耗尽MOS晶体管的第三晶体管和开关的各个，关于所述第三晶体管，源极连接于所述第二晶体管的漏极，栅极连接于所述第二晶体管的栅极，漏极接地，所述开关与所述逆流防止晶体管一起被所述逆流防止控制部接通关断控制。13.根据权利要求5所述的逆流防止电路，其特征在于，在所述第二晶体管的漏极与接地之间并联地插入作为p沟道型的耗尽MOS晶体管的第三晶体管和开关的各个，关于所述第三晶体管，源极连接于所述第二晶体管的漏极，栅极连接于所述第二晶体管的栅极，漏极接地，所述开关与所述逆流防止晶体管一起被所述逆流防止控制部接通关断控制。14.一种电源电路，其特征在于，具备：输出级晶体管，为p沟道MOS晶体管，被从输入端子对源极供给电源电压，与向栅极施加的栅极电压对应地从漏极对输出端子输出规定的输出电压；逆流防止晶体管，为p沟道MOS晶体管，源极连接于所述输入端子，漏极与所述输出级晶体管的源极连接，防止从所述输出端子经由所述输出级晶体管的源极侧的寄生二极管流入的逆流电流；以及逆流防止控制部，在所述输出电压超过所述电源电压的情况下，使所述逆流防止晶体管从导通状态成为截止状态，所述逆流防止控制部具有：第一晶体管，为耗尽型的p沟道MOS晶体管，源极连接于所述输出端子，栅极连接于所述输入端子；以及第二晶体管，为耗尽型的p沟道MOS晶体管，源极和栅极与所述第一晶体管的漏极和所述逆流防止晶体管的栅极的各个连接，漏极接地。

百度查询： 艾普凌科有限公司 逆流防止电路以及电源电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD