申请/专利权人：芯成半导体(开曼)有限公司

申请日：2021-03-31

公开（公告）日：2021-11-23

公开（公告）号：CN113689908A

主分类号：G11C11/413(20060101)

分类号：G11C11/413(20060101);G11C7/22(20060101)

优先权：["20200518 US 16/877,006"]

专利状态码：在审-实质审查的生效

法律状态：2021.12.10#实质审查的生效;2021.11.23#公开

摘要：本申请案涉及一种用于伪静态随机存取存储器装置的仲裁控制。一种伪静态随机存取存储器PSRAM装置中的仲裁控制电路包含设置‑复位锁存电路，所述设置‑复位锁存电路接收正常存取请求信号及刷新存取请求信号作为第一及第二输入信号，及响应于断言所述第一输入信号及所述第二输入信号的顺序而产生具有零或多次信号转变的第一输出信号。所述仲裁控制电路进一步包含将单向延迟应用于所述第一输出信号的单向延迟电路，及响应于作为时钟的所述经延迟信号而将所述第一输出信号锁存为数据的D触发器电路。所述D触发器产生具有指示准许所述正常存取请求的第一逻辑状态及指示准许对所述PSRAM装置的存储器单元的所述刷新存取请求的第二逻辑状态的第二输出信号。

主权项：1.一种伪静态随机存取存储器PSRAM装置中的仲裁控制电路，所述仲裁控制电路包括：设置-复位SR锁存电路，其接收第一输入信号及第二输入信号，所述第一输入信号是指示对所述PSRAM装置的存储器单元的读取或写入存取请求的正常存取请求信号，所述第二输入信号是指示对所述PSRAM装置的存储器单元的刷新存取请求的刷新存取请求信号，所述SR锁存电路响应于所述第一输入信号与所述第二输入信号的逻辑运算而产生第一输出信号，所述第一输出信号响应于在断言所述第二输入信号之前断言所述第一输入信号而不具有信号转变，或响应于在断言所述第二输入信号之后或与断言所述第二输入信号同时地断言所述第一输入信号而具有两次或更多次信号转变；单向延迟电路，其具有接收所述第一输出信号的输入端子且将第一延迟引入到所述第一输出信号的前导信号转变以在输出端子上产生经延迟信号，所述经延迟信号响应于所述第一输出信号不具有信号转变或具有比所述第一延迟短的脉宽而不具有信号转变；及D触发器电路，其具有接收所述第一输出信号的数据输入端子、接收所述经延迟信号的时钟输入端子、接收复位信号的复位输入端子及提供第二输出信号的输出端子，所述第二输出信号响应于所述经延迟信号不具有信号转变而具有第一逻辑状态及响应于所述经延迟信号的信号转变而具有第二逻辑状态，所述第二输出信号保持所述第二逻辑状态直到断言所述复位信号以将所述第二输出信号复位到所述第一逻辑状态，其中所述第二输出信号具有指示准许所述读取或写入存取请求的第一逻辑状态及指示准许对所述PSRAM装置的所述存储器单元的所述刷新存取请求的第二逻辑状态。

全文数据：

权利要求：

百度查询： 芯成半导体(开曼)有限公司 用于伪静态随机存取存储器装置的仲裁控制

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD