申请/专利权人：惠科股份有限公司

申请日：2021-07-30

公开（公告）日：2021-11-23

公开（公告）号：CN113689833A

主分类号：G09G3/36(20060101)

分类号：G09G3/36(20060101)

优先权：

专利状态码：在审-实质审查的生效

法律状态：2021.12.10#实质审查的生效;2021.11.23#公开

摘要：本发明公开了一种驱动电路、多级驱动电路及显示面板，该驱动电路包括：输入模块、下拉模块和输出模块，所述输出模块包括至少两个子输出模块，相邻两个子输出模块的控制端之间通过至少一个隔离开关相连接，每个子输出模块分别接收输入模块输出的控制信号和对应的输入信号，输出相应的输出信号，每个子输出模块的输出端分别与下拉模块连接，接收下拉信号。通过在相邻子输出模块之间设置隔离开关，减少了各个子输出模块之间的相互影响，解决了输出信号出现异常的问题，进而在缩小显示产品边框的基础上使输出信号更稳定，同时提高了产品竞争力。

主权项：1.一种驱动电路，包括输入模块，所述输入模块用于在接收到触发信号时，输出控制信号；其特征在于，所述驱动电路还包括：下拉模块和输出模块，所述输出模块包括至少两个子输出模块，所述输出模块中首位子输出模块的控制端与所述输入模块的输出端连接，相邻两个子输出模块的控制端之间通过至少一个隔离开关相连接，所述下拉模块的第一端与所述输入模块的输出端和每个子输出模块的输出端连接，所述下拉模块的第二端连接低电平；所述隔离开关，用于在接收到导通信号时，使相邻的子输出模块的控制端导通，在接收到关断信号时，断开相邻子输出模块的控制端之间的连接；所述每个子输出模块，分别用于接收对应的输入信号，并根据所述控制信号和对应的输入信号输出对应的输出信号；所述下拉模块，用于在下拉控制信号为高电平时，将所述控制信号和每个子输出模块的输出信号下拉至低电平，在所述触发信号为高电平或所述控制信号为高电平时，停止下拉。

全文数据：

权利要求：

百度查询： 惠科股份有限公司 驱动电路、多级驱动电路及显示面板

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD