申请/专利权人：友达光电股份有限公司

申请日：2019-05-23

公开（公告）日：2022-01-21

公开（公告）号：CN110164381B

主分类号：G09G3/3266(20160101)

分类号：G09G3/3266(20160101);G09G3/32(20160101)

优先权：["20181119 TW 107141056","20180614 US 62/684,913"]

专利状态码：有效-授权

法律状态：2022.01.21#授权;2019.09.17#实质审查的生效;2019.08.23#公开

摘要：栅极驱动装置包括多个移位寄存电路。第N级的移位寄存电路中，输出级电路依据第一控制信号、第二控制信号及第一模式选择信号以产生第N级栅极驱动信号。第一电压调整器依据第三控制信号以调整第一控制信号。第二电压调整器依据第二模式选择信号、前级栅极驱动信号或起始脉冲信号以调整第一控制信号。第三电压调整器依据第一模式选择信号以调整第二控制信号。第四电压调整器依据第二时钟脉冲信号及第一控制信号以调整第三控制信号。隔离电路依据第二模式选择信号以决定是否阻隔第二控制端与第三控制端。

主权项：1.一种栅极驱动装置，其特征在于，包括：多个移位寄存电路，该些移位寄存电路相互串联，分别产生多个栅极驱动信号，其中第N级的移位寄存电路包括：一输出级电路，具有一第一控制端以及一第二控制端以分别接收一第一控制信号及一第二控制信号，依据该第一控制信号、该第二控制信号以及一第一模式选择信号以提供一第一时钟脉冲信号、一栅极高电压或一栅极低电压对一输出端充电以产生一第N级栅极驱动信号；一第一电压调整器，耦接在该第一控制端以及一第三控制端间，依据一第三控制信号以提供该栅极高电压以调整该第一控制信号；一第二电压调整器，耦接至该第一控制端，依据一第二模式选择信号、一前级栅极驱动信号或一起始脉冲信号以调整该第一控制信号；一第三电压调整器，耦接至该第二控制端，依据该第一模式选择信号以提供该栅极高电压以调整该第二控制信号；一第四电压调整器，耦接至该第三控制端，依据一第二时钟脉冲信号以及该第一控制信号以提供该第二时钟脉冲信号或该栅极高电压以调整该第三控制信号；以及一隔离电路，耦接在该第三控制端与该第二控制端之间，依据该第二模式选择信号以决定是否阻隔该第二控制端与该第三控制端。

全文数据：栅极驱动装置技术领域本发明是有关于一种栅极驱动装置，且特别是有关于一种用以驱动显示面板的栅极驱动装置。背景技术在同步发光的主动式的发光二极管像素电路中，需在补偿阶段中同时开启所有的像素，以便能对像素中薄膜晶体管的导通电压的变异同时进行补偿的动作。在接下来的数据写入阶段，则需逐列的开启像素电路，以逐列的针对像素电路进行数据写入的动作。在习知的技术领域中，同步发光的像素电路，常面临到多种问题。第一，同步发光的像素电路中需要设置特殊的信号以指示补偿阶段以及数据写入阶段的进行；第二，在应用于高分辨率的显示面板时，需要足够长的数据写入时间；第三，当栅极驱动电路中应用低温度多晶硅制程所制造的薄膜晶体管时，在当薄膜晶体管被断开时，仍可具有相对高电子移动率，并容易造成电路节点上产生漏电的现象。发明内容本发明提供一种栅极驱动装置，可应用于高分辨率的显示面板上。本发明的栅极驱动装置包括多个移位寄存电路。多个移位寄存电路相互串联耦接，并分别产生多个栅极驱动信号，其中第N级的移位寄存电路包括输出级电路、第一电压调整器、第二电压调整器、第三电压调整器、第四电压调整器以及隔离电路。输出级电路具有第一控制端以及第二控制端以分别接收第一控制信号及第二控制信号。输出级电路依据第一控制信号、第二控制信号以及第一模式选择信号以提供第一时钟脉冲信号、栅极高电压或栅极低电压对输出端充电以产生第N级栅极驱动信号。第一电压调整器耦接在第一控制端以及第三控制端间，依据第三控制信号以提供极高电压以调整第一控制信号。第二电压调整器耦接至第一控制端，依据第二模式选择信号、前级栅极驱动信号或起始脉冲信号以调整第一控制信号。第三电压调整器耦接至第二控制端，依据第一模式选择信号以提供栅极高电压以调整第二控制信号。第四电压调整器耦接至第三控制端，依据第二时钟脉冲信号以及第一控制信号以提供第二时钟脉冲信号或栅极高电压以调整第三控制信号。隔离电路耦接在第三控制端与第二控制端之间，依据第二模式选择信号以决定是否阻隔第二控制端与第三控制端。基于上述，本发明的栅极驱动装置透过多个电压调整器以调整控制端上的控制信号，并藉由控制信号控制输出级电路以产生栅极驱动信号。如此，栅极驱动器可在补偿阶段产生具有一致波形的多个栅极驱动信号，并在之后的写入阶段产生分别依序致能的多个栅极驱动信号。以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。附图说明图1示出本发明实施例的栅极驱动装置的示意图。图2示出本发明实施例的栅极驱动装置的动作波形图。图3A至图3G示出本发明实施例的移位寄存电路的等效电路图。其中，附图说明：100：移位寄存电路110：输出级电路120～150：电压调整器160：隔离电路C1：电容CE1、CE2、CE3：控制端CK1、CK2、CK3：时钟脉冲信号G[N]：第N级栅极驱动信号G[N-1]：前级栅极驱动信号OE：输出端Q[N]、P[N]、R[N]：控制信号SS、SR：模式选择信号ST：起始脉冲信号T1～T11：晶体管TA0～TA6：时间区间VGH：栅极高电压VGL：栅极低电压ΔV1、ΔV2、ΔV3：偏移值具体实施方式下面结合附图对本发明的结构原理和工作原理作具体的描述：请参照图1，图1示出本发明实施例的栅极驱动装置的示意图。栅极驱动装置包括相互串联耦接的多个移位寄存电路，并分别产生多个栅极驱动信号。以第N级的移位寄存电路100为例，移位寄存电路100包括输出级电路110、电压调整器120～150以及隔离电路160。输出级电路110具有第一控制端CE1以及第二控制端CE2。第一控制端CE1及第二控制端CE2分别接收第一控制信号Q[N]及第二控制信号R[N]。输出级电路110会依据第一控制信号Q[N]、第二控制信号R[N]以及模式选择信号SS以提供时钟脉冲信号CK3、栅极高电压VGH或栅极低电压VGL对输出端OE充电，并藉以产生第N级栅极驱动信号G[N]。其中，当模式选择信号SS为低电压电位时，输出级电路110可提供栅极低电压VGL对输出端充电以拉低第N级栅极驱动信号G[N]的电压值。在本实施例中，模式选择信号SS、SR用以指示移位寄存电路100操作于补偿阶段或是写入阶段。详细来说明，本实施例的输出级电路110包括晶体管T3、T4、T10以及电容C1。晶体管T3的第一端接收时钟脉冲信号CK3，晶体管T3的第二端耦接至输出端OE，晶体管T3的控制端接收第一控制信号Q[N]。晶体管T4的第一端接收栅极低电压VGL，晶体管T4的第二端耦接至输出端OE，晶体管T4的控制端接收模式选择信号SS。晶体管T10的第一端耦接至输出端OE，晶体管T10的第二端接收栅极高电压VGH，晶体管T10的控制端接收第二控制信号R[N]。此外，电容C1串接于晶体管T3的控制端与输出端OE之间。电压调整器120耦接在第一控制端CE1以及第三控制端CE3间。电压调整器120依据第三控制信号P[N]以提供栅极高电压VGH以调整第一控制信号Q[N]，其中，当第三控制信号P[N]为低电压电位时，电压调整器120可提供栅极高电压VGH以拉高第一控制信号Q[N]的电压值。在本实施例中，电压调整器120包括晶体管T7以及T11，晶体管T7以及T11会依序串联于第一控制端CE1以与栅极高电压VGH间。晶体管T7以及T11的控制端共同接收第三控制信号P[N]。在本发明其他实施例中，电压调整器120可仅包括单一个晶体管。事实上，电压调整器120中可设置一个或多个相互串联的晶体管，其数量没有固定的限制。而透过多个串接的晶体管的电路架构，可降低节点间的漏电现象。电压调整器130耦接至第一控制端CE1。电压调整器130依据模式选择信号SR、前级栅极驱动信号G[N-1]或起始脉冲信号ST以调整第一控制信号Q[N]，其中，当前级栅极驱动信号G[N-1]或起始脉冲信号ST为低电压电位，并且模式选择信号SR为低电压电位时，电压调整器130可依据前级栅极驱动信号G[N-1]或起始脉冲信号ST来拉低第一控制信号Q[N]的电压值。在本实施例中，电压调整器130包括晶体管T1以及T2，晶体管T1的控制端耦接至晶体管T1的第一端，并形成二极管组态的耦接形式。在本实施例中，晶体管T1所建构的二极管的阴极接收前级栅极驱动信号G[N-1]或起始脉冲信号ST，其阳极则耦接至晶体管T2的第一端。晶体管T2的第一端耦接至晶体管T1的第二端，晶体管T2的第二端则耦接至第一控制端CE1，晶体管T2的控制端接收模式选择信号SR。电压调整器140耦接至第二控制端CE2。电压调整器140依据模式选择信号SS以提供栅极高电压VGH以调整第二控制信号R[N]，其中，当模式选择信号SS为低电压电位时，电压调整器140提供栅极高电压VGH以拉高第二控制信号R[N]的电压值。在本实施例中，电压调整器140包括晶体管T9。晶体管T9串接在第二控制端CE2以与栅极高电压VGH间，晶体管T9的控制端接收模式选择信号SS。值得一提的是，电压调整器140中包括的晶体管的数量可以是一个或是多个。图1仅作为说明用的范例，不用以限缩本发明的范畴。电压调整器150耦接至第三控制端CE3。电压调整器150依据时钟脉冲信号CK1以及第一控制信号Q[N]以提供时钟脉冲信号CK1或栅极高电压VGH以调整第三控制信号P[N]。电压调整器150包括晶体管T5以及T6，晶体管T5的控制端耦接至晶体管T5的第一端，并形成二极管组态的耦接形式。在本实施例中，晶体管T5所建构的二极管的阴极接收时钟脉冲信号CK1，其阳极则耦接至第三控制端CE3。晶体管T6的第一端耦接至晶体管T5所建构的二极管的阳极，晶体管T6的第二端接收栅极高电压VGH，晶体管T6的控制端接收第一控制信号Q[N]。隔离电路160耦接在第三控制端CE3与第二控制端CE2之间。隔离电路160依据模式选择信号SR以决定是否阻隔第二控制端CE2与第三控制端CE3，其中，当模式选择信号SR为高电压电位时，则被断开的隔离电路160会阻隔第二控制端CE2与第三控制端CE3。相对地，当模式选择信号SR为低电压电位时，则隔离电路160会被导通，以连接第二控制端CE2及第三控制端CE3。在本实施例中，隔离电路160包括晶体管T8，晶体管T8耦接在第二控制端CE2以及第三控制端CE3间，晶体管T8的控制端接收模式选择信号SR。值得一提的，隔离电路160中包括的晶体管的数量可以是一个或是多个。图1仅作为说明用的范例，不用以限缩本发明的范畴。关于移位寄存电路100的动作细节，请同时参照图2以及图3A至图3G，其中图2示出本发明实施例的栅极驱动装置的动作波形图，图3A至图3G示出本发明实施例的移位寄存电路的等效电路图。请参照图2以及图3A，在初始时间区间TA0中，栅极驱动装置处于正常操作阶段，此时模式选择信号SS为高电压电位等于栅极高电压VGH，模式选择信号SR为低电压电位等于栅极低电压VGL。当时钟脉冲信号CK1为低电压电位等于栅极低电压VGL时，电压调整器150中的晶体管T5反向导通，并使第三控制信号P[N]的电压值等于VGL+|VTH_T5|，其中VTH_T5为晶体管T5的导通电压。而电压调整器120中的晶体管T11以及T7会依据为电压值VGL+|VTH_T5|的第三控制信号P[N]被导通，以提供栅极高电压VGH来拉高第一控制信号Q[N]的电压值。与此同时，隔离电路160中的晶体管T8依据为低电压电位等于栅极低电压VGL的模式选择信号SR被导通，以使第二控制端CE2连接至第三控制端CE3，使第三控制信号P[N]与第二控制信号R[N]的电压值实质上相等等于电压值VGL+|VTH_T5|。此时，输出级电路110中的晶体管T10依据第二控制信号R[N]被导通，而输出级电路110中的晶体管T3依据第一控制信号Q[N]被断开，输出级电路110对应产生为高电压电位等于栅极高电压VGH的第N级栅极驱动信号G[N]。此外，当输出级电路110非属于第一级的移位寄存电路时，前级移位寄存器所产生的前级栅极驱动信号G[N-1]同样为高电压电位。值得一提的，电压调整器130可以接收起始脉冲信号ST，或也可以接收前级栅极驱动信号G[N-1]。电压调整器130可以依据所属的移位寄存电路的位置来决定接收起始脉冲信号ST或前级栅极驱动信号G[N-1]。简单来说明，当电压调整器130属于第一级的移位寄存电路时，电压调整器130可以接收起始脉冲信号ST，而当电压调整器130非属于第一级的移位寄存电路时，电压调整器130则可以接收前级栅极驱动信号G[N-1]。附带一提的，在初始时间区间TA0中，电压调整器130中的晶体管T1会依据等于高电压电位等于栅极高电压VGH的起始脉冲信号ST或前级栅极驱动信号G[N-1]而被断开。电压调整器150中的晶体管T6依据等于高电压电位等于栅极高电压VGH的第一控制信号Q[N]而被断开。电压调整器140中的晶体管T9以及输出级电路110中的晶体管T4依据等于高电压电位等于栅极高电压VGH的模式选择信号SS而被断开。需要注意的是，当时钟脉冲信号CK1转态为高电压电位等于栅极高电压VGH时，电压调整器150中的晶体管T5会依据转态后的时钟脉冲信号CK1而被切断，而第三控制信号P[N]的电压值则继续维持等于电压值VGL+|VTH_T5|。接着请参照图2以及图3B。在初始时间区间TA0之后的时间区间TA1中，栅极驱动装置进入补偿阶段。在此同时，模式选择信号SR转态为高电压电位等于栅极高电压VGH，模式选择信号SS则由栅极高电压VGH转态为等于电压值VGL_L，其中，电压值VGL_L低于栅极低电压VGL。而基于模式选择信号SS转态为等于电压值VGL_L，输出级电路110中的晶体管T4会依据模式选择信号SS而被导通，以提供栅极低电压VGL以对输出端OE充电，并使第N级栅极驱动信号G[N]的电压值被拉低，以产生等于栅极低电压VGL的第N级栅极驱动信号G[N]。值得注意的是，此时电压调整器150中的晶体管T5可依据时钟脉冲信号CK1被导通或被断开，并使第三控制信号P[N]的电压值维持等于VGL+|VTH_T5|。电压调整器120则依据等于电压值VGL+|VTH_T5|的第三控制信号P[N]被导通，并提供栅极高电压VGH以继续拉高第一控制信号Q[N]的电压值。附带一提的，此时电压调整器130中的晶体管T2会依据为高电压电位的模式选择信号SR被切断。与此同时，隔离电路160依据模式选择信号SR被切断，以阻隔第二控制端CE2与第三控制端CE3。电压调整器140则依据模式选择信号SS被导通，并提供栅极高电压VGH以拉高第二控制信号R[N]。此时，输出级电路110中的晶体管T10会依据被拉高的第二控制信号R[N]而被断开，而输出级电路110中的晶体管T3则依据第一控制信号Q[N]继续被断开。另一方面，基于所有移位寄存电路所接收的模式选择信号SS是相同的，因此，在时间区间TA1中，第N-1级栅极驱动信号G[N-1]的电压值会依据模式选择信号SS同步被拉低至栅极低电压VGL。如此一来，栅极驱动装置可使所有的栅极驱动信号同时被致能拉低，并可执行所有像素电路的薄膜晶体管的补偿动作。需要注意的是，在时间区间TA1结束之后，栅极驱动装置会进行重置，使模式选择信号SS转态为高电压电位等于栅极高电压VGH，以及使模式选择信号SR转态为低电压电位等于栅极低电压VGL，以结束栅极驱动装置的补偿阶段。请参照图2以及图3C。在时间区间TA2中，栅极驱动装置处于正常操作阶段。在时间区间TA2中，模式选择信号SS为高电压电位等于栅极高电压VGH，且模式选择信号SR为低电压电位等于栅极低电压VGL，时钟脉冲信号CK1为低电压电位等于栅极低电压VGL，时钟脉冲信号CK3为高电压电位等于栅极高电压VGH。此时电压调整器150中的晶体管T5会依据时钟脉冲信号CK1被导通，以使第三控制信号P[N]的电压值维持等于VGL+|VTH_T5|。输出级电路110中的晶体管T10依据第二控制信号R[N]被导通，并对应产生为高电压电位等于栅极高电压VGH的第N级栅极驱动信号G[N]。此时间区间TA2中栅极驱动装置的动作波形及操作模式与前述在初始时间区间TA0同样处于正常操作阶段中的动作波形及操作模式相类似，在此不重复赘述。接着请参照图2以及图3D。在时间区间TA3，栅极驱动装置进入写入阶段的第一子阶段。在时间区间TA3中，模式选择信号SS维持为高电压电位等于栅极高电压VGH，且模式选择信号SR维持为低电压电位等于栅极低电压VGL。电压调整器130中的晶体管T2依据为低电压电位的模式选择信号SR而被导通，与此同时，电压调整器130中的晶体管T1会依据为低电压电位等于栅极低电压VGL的起始脉冲信号ST或前级栅极驱动信号G[N-1]而被导通，以通过被导通的晶体管T1、T2，传输起始脉冲信号ST或前级栅极驱动信号G[N-1]来拉低第一控制信号Q[N]的电压值，在此时，第一控制信号Q[N]的电压值等于VGL+|VTH_T1|，其中，VTH_T1为晶体管T1的导通电压。随着第一控制信号Q[N]的电压值被拉低，电压调整器150中的晶体管T6被导通。如此一来，第三控制信号P[N]的电压值会依据栅极高电压VGH被拉高，而晶体管T5则会依据由栅极低电压VGL转态为栅极高电压VGH的时钟脉冲信号CK1而被切断。与此同时，电压调整器120依据被拉高的第三控制信号P[N]而被切断。而隔离电路160则会依据模式选择信号SR维持被导通，以使第二控制端CE2连接至第三控制端CE3，并传输被拉高的第三控制信号P[N]以作为第二控制信号R[N]。附带一提的，电压调整器140依据模式选择信号SS维持被切断。而在此同时，输出级电路110中的晶体管T3会依据被拉低的第一控制信号Q[N]被导通，以使等于栅极高电压VGH的时钟脉冲信号CK3对输出端OE充电，而晶体管T10则依据等于栅极高电压VGH的第二控制信号R[N]被断开，晶体管T4依据模式选择信号SS维持被断开。因此，第N级栅极驱动信号G[N]的电压值维持等于栅极高电压VGH。接着请参照图2以及图3E。在时间区间TA4，栅极驱动装置进入写入阶段的第二子阶段。在时间区间TA4中，起始脉冲信号ST或前级栅极驱动信号G[N-1]的电压值被拉高至等于栅极高电压VGH。电压调整器130中的晶体管T1依据被拉高的起始脉冲信号ST或前级栅极驱动信号G[N-1]而被切断。在另一方面，时钟脉冲信号CK3由栅极高电压VGH转态为栅极低电压VGL。通过维持被导通的晶体管T3，输出级电路110提供时钟脉冲信号CK3以对输出端OE充电，使第N级栅极驱动信号G[N]的电压值被拉低为栅极低电压VGL。在此请注意，基于第N级栅极驱动信号G[N]的电压值的被拉低动作，第一控制信号Q[N]会依据被拉低的时钟脉冲信号CK3而被拉低一第一偏移值V1。详细来说明，透过电容C1所产生的耦合效应，第一控制信号Q[N]的电压值可进一步的被拉低至VGL+|VTH_T1|-V1，其中第一偏移值V1的大小依据电容C1的电容值与第一控制端CE1上的等效电容值的比值来决定。而在第一控制信号Q[N]的电压值可进一步的被拉低的条件下，电压调整器150中的晶体管T6可继续被导通，并使第三控制信号P[N]的电压值继续被拉高，以维持在栅极高电压VGH。因此，电压调整器120中的晶体管T7、T11会依据第三控制信号P[N]而继续被切断。附带一提的，电压调整器140依据模式选择信号SS维持被切断，隔离电路160依据模式选择信号SR继续维持被导通，以传输第三控制信号P[N]作为第二控制信号R[N]。输出级电路110中的晶体管T10则依据为栅极高电压VGH的第二控制信号R[N]维持被断开。接着请参照图2以及图3F。在时间区间TA5，栅极驱动装置进入写入阶段的第三子阶段。在时间区间TA5中，时钟脉冲信号CK3由栅极低电压VGL转态为栅极高电压VGH，且时钟脉冲信号CK1由栅极高电压VGH转态为栅极低电压VGL。此时，通过维持被导通的晶体管T3，输出级电路110提供时钟脉冲信号CK3以对输出端OE充电，使第N级栅极驱动信号G[N]的电压值被拉高为栅极高电压VGH。值得注意的是，基于第N级栅极驱动信号G[N]的电压值的被拉高动作，第一控制信号Q[N]会依据被拉高的时钟脉冲信号CK3而被拉高至等于电压值VGL+|VTH_T1|+V2，其中V2为一第二偏移值。详细来说明，通过电容C1所产生的耦合效应，在本实施例中，第一控制信号Q[N]在时间区间TA5可被拉高为等于略高于电压值VGL+|VTH_T1|的电压值VGL+|VTH_T1|+V2，其中，VGL+|VTH_T1|+V2＞VGL+|VTH_T1|＞VGL+|VTH_T1|-V1。需要注意的是，第一控制信号Q[N]在时间区间TA5被拉高的电压值大小即第一偏移值V1+第二偏移值V2可依据电容C1的电容值与第一控制端CE1上的等效电容值的比值来决定，其中被拉高的电压值大小与第一偏移值V1的大小可以是相同，也可以不同，亦即第二偏移值V2的大小可以为零，也可以不为零，图2仅作为说明用的范例，不用以限缩本发明的范畴。与此同时，电压调整器150中的晶体管T5依据被拉低的时钟脉冲信号CK1被导通，并且晶体管T6依据第一控制信号Q[N]被导通，以使第三控制信号P[N]依据时钟脉冲信号CK1以与栅极高电压VGH而被拉低一第三偏移值V3，其中第三偏移值V3的大小与第二偏移值V2的大小可以相同，也可以不同，图2仅作为说明用的范例，不用以限缩本发明的范畴。在本实施例中，第三控制信号P[N]在时间区间TA5可被拉低为等于略低于栅极高电压VGH的电压值VGH-V3。其中，VGH＞VGH-V3＞VGL+|VTH_T5|。而在此同时，电压调整器120会依据第三控制信号P[N]被导通，以拉高第一控制信号Q[N]。附带一提的，此时电压调整器130及电压调整器140继续维持被切断。另一方面，隔离电路160依据模式选择信号SR维持被导通，以传输被拉低的第三控制信号P[N]作为第二控制信号R[N]。输出级电路110中的晶体管T10依据第二控制信号R[N]而被导通，并提供栅极高电压VGH至输出端OE，以与晶体管T3同时对输出端OE进行充电，使输出级电路110产生等于栅极高电压VGH的第N级栅极驱动信号G[N]。接着请参照图2以及图3G。在时间区间TA6，栅极驱动装置进入电压保持阶段。在时间区间TA6中，电压调整器150中的晶体管T5依据周期性转态的时钟脉冲信号CK1而周期性的被导通当时钟脉冲信号CK1转态为等于栅极低电压VGL时，并对第三控制信号P[N]周期性的充电，驱使第三控制信号P[N]的电压值下降并维持在VGL+|VTH_T5|，电压调整器120则依据被拉低的第三控制信号P[N]继续被导通，以对第一控制信号Q[N]充电，驱使第一控制信号Q[N]的电压值被拉高并维持在栅极高电压VGH。附带一提的，电压调整器150中的晶体管T6会依据被拉低的第一控制信号Q[N]被断开，输出级电路110中的晶体管T3同样依据被拉低的第一控制信号Q[N]而被断开。电压调整器130依据前级栅极驱动信号G[N-1]或起始脉冲信号ST继续被切断。电压调整器140依据模式选择信号SS继续被切断。值得注意的是，隔离电路160依据模式选择信号SR被导通，并传输第三控制信号P[N]作为第二控制信号R[N]，以使输出级电路110中的晶体管T10依据第二控制信号R[N]维持被导通。如此一来，输出级电路110便会经由被导通的晶体管T10，以栅极高电压VGH对输出端OE充电，使第N级栅极驱动信号G[N]的电压值维持在等于栅极高电压VGH。由上述说明不难得知，通过逐级的传送被拉低的栅极驱动信号，在写入阶段中，栅极驱动装置可产生依序被致能拉低的栅极驱动信号，并依序对多个像素执行数据写入动作。综上所述，本发明提供移位寄存电路，并藉由多级串接的移位寄存电路来形成栅极驱动信号。本发明提出的栅极驱动信号可在补偿阶段提供共同致能的多个栅极驱动信号，并在写入阶段产生依序致能的栅极驱动信号，以提供足够长的时间来执行数据写入动作。可有效搭配同步式主动有机发光二极管的显示面板，以在补偿时间来补偿阈值电压之变异而不受面板分辨率限制，并应用在高分辨率的显示面板上。此外，在本发明实施例中，并通过多个串联的晶体管来建构电压调整器，可减少内部节点的漏电现象，节省电力的消耗。当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

权利要求：1.一种栅极驱动装置，其特征在于，包括：多个移位寄存电路，该些移位寄存电路相互串联，分别产生多个寄极驱动信号，其中第N级的移位寄存电路包括：一输出级电路，具有一第一控制端以及一第二控制端以分别接收一第一控制信号及一第二控制信号，依据该第一控制信号、该第二控制信号以及一第一模式选择信号以提供一第一时钟脉冲信号、一栅极高电压或一栅极低电压对一输出端充电以产生一第N级栅极驱动信号；一第一电压调整器，耦接在该第一控制端以及一第三控制端间，依据一第三控制信号以提供该栅极高电压以调整该第一控制信号；一第二电压调整器，耦接至该第一控制端，依据一第二模式选择信号、一前级栅极驱动信号或一起始脉冲信号以调整该第一控制信号；一第三电压调整器，耦接至该第二控制端，依据该第一模式选择信号以提供该栅极高电压以调整该第二控制信号；一第四电压调整器，耦接至该第三控制端，依据一第二时钟脉冲信号以及该第一控制信号以提供该第二时钟脉冲信号或该栅极高电压以调整该第三控制信号；以及一隔离电路，耦接在该第三控制端与该第二控制端之间，依据该第二模式选择信号以决定是否阻隔该第二控制端与该第三控制端。2.根据权利要求1所述的栅极驱动装置，其特征在于，在一补偿阶段，该第二电压调整器依据该第二模式选择信号被切断，该第一电压调整器依据该第三控制信号被导通，并提供该栅极高电压以拉高该第一控制信号。3.根据权利要求2所述的栅极驱动装置，其特征在于，在该补偿阶段，该第三电压调整器依据该第一模式选择信号被导通，并提供该栅极高电压以拉高该第二控制信号，该第四电压调整器依据该第二时钟脉冲信号被导通，并维持该第三控制信号，该隔离电路依据该第二模式选择信号被切断，以阻隔该第二控制端与该第三控制端。4.根据权利要求3所述的栅极驱动装置，其特征在于，在该补偿阶段，该输出级电路依据该第一模式选择信号以提供该栅极低电压以对该输出端充电，并产生该第N级栅极驱动信号。5.根据权利要求2所述的栅极驱动装置，其特征在于，在一写入阶段的一第一子阶段，该第二电压调整器依据该第二模式选择信号以及该前级栅极驱动信号或该起始脉冲信号被导通，并传输该前级栅极驱动信号或该起始脉冲信号以拉低该第一控制信号，该第一电压调整器依据该第三控制信号被切断。6.根据权利要求5所述的栅极驱动装置，其特征在于，在该写入阶段的该第一子阶段，该第三电压调整器依据该第一模式选择信号被切断，该第四电压调整器依据该第一控制信号被导通，并提供该栅极高电压以拉高该第三控制信号，该隔离电路依据该第二模式选择信号被导通，并传输该第三控制信号以作为该第二控制信号。7.根据权利要求5所述的栅极驱动装置，其特征在于，在该写入阶段的一第二子阶段，该第二电压调整器依据被拉高的该前级栅极驱动信号或该起始脉冲信号被切断，该第一电压调整器依据该第三控制信号被切断，该第一控制信号依据被拉低的该第一时钟脉冲信号被拉低一第一偏移值。8.根据权利要求7所述的栅极驱动装置，其特征在于，在该写入阶段的该第二子阶段，该第三电压调整器维持被切断，该第四电压调整器依据该第一控制信号以继续被导通，并提供该栅极高电压以拉高该第三控制信号，该隔离电路依据该第二模式选择信号被导通，以传输该第三控制信号作为该第二控制信号。9.根据权利要求8所述的栅极驱动装置，其特征在于，该输出级电路依据该第一控制信号以提供该第一时钟脉冲信号以对该输出端充电，并产生该第N级栅极驱动信号。10.根据权利要求9所述的栅极驱动装置，其特征在于，在该写入阶段的一第三子阶段，该第二电压调整器及该第三电压调整器被切断，该第一电压调整器依据第三控制信号被导通以拉高该第一控制信号，该第四电压调整器依据该第二时钟脉冲信号以及该第一控制信号被导通，以拉低该第三控制信号，该隔离电路依据该第二模式选择信号维持被导通，以传输该第三控制信号作为该第二控制信号。11.根据权利要求2所述的栅极驱动装置，其特征在于，在一电压保持阶段，该第二电压调整器依据该前级栅极驱动信号或该起始脉冲信号被切断，该第三电压调整器依据该第一模式选择信号被切断，该第一电压调整器依据被拉低的第三控制信号被导通，并对该第一控制信号充电，该第四电压调整器依据该第二时钟脉冲信号周期性的被导通，并周期性对该第三控制信号充电，该隔离电路依据该第二模式选择信号被导通，以传输该第三控制信号作为该第二控制信号。12.根据权利要求11所述的栅极驱动装置，其特征在于，在该电压保持阶段，该输出级电路依据该第二控制信号以提供该栅极高电压以产生该第N级栅极驱动信号。13.根据权利要求1所述的栅极驱动装置，其特征在于，该输出级电路包括：一第一晶体管，其第一端接收该第一时钟脉冲信号，该第一晶体管的第二端耦接至该输出端，该第一晶体管的控制端接收该第一控制信号；一第一电容，耦接在该第一晶体管的控制端与该输出端间；一第二晶体管，其第一端耦接至该输出端，该第二晶体管的第二端接收该栅极高电压，该第二晶体管的控制端接收该第二控制信号；以及一第三晶体管，其第一端接收该栅极低电压，该第三晶体管的第二端耦接至该输出端，该第三晶体管的控制端接收该第一模式选择信号。14.根据权利要求1所述的栅极驱动装置，其特征在于，该第一电压调整器包括：至少一晶体管，耦接在该第一控制端并用以接收该栅极高电压，该至少一晶体管的控制端接收该第三控制信号。15.根据权利要求1所述的栅极驱动装置，其特征在于，该第二电压调整器包括：一二极管，其阴极接收该前级栅极驱动信号或该起始脉冲信号；以及一第一晶体管，其第一端耦接至该二极管的阳极，该第一晶体管的第二端耦接至该第一控制端，该第一晶体管的控制端接收该第二模式选择信号。16.根据权利要求1所述的栅极驱动装置，其特征在于，该第三电压调整器包括：至少一晶体管，耦接在该第二控制端并用以接收该栅极高电压，该至少一晶体管的控制端接收该第一模式选择信号。17.根据权利要求1所述的栅极驱动装置，其特征在于，该第四电压调整器包括：一二极管，其阴极接收该第二时钟脉冲信号，该二极管的阳极耦接至该第三控制端；以及一第一晶体管，其第一端耦接至该二极管的阳极，该第一晶体管的第二端接收该栅极高电压，该第二晶体管的控制端接收该第一控制信号。18.根据权利要求1所述的栅极驱动装置，其特征在于，该隔离电路包括：至少一晶体管，耦接在该第二控制端以及该第三控制端间，该至少一晶体管的控制端接收该第二模式选择信号。19.根据权利要求1所述的栅极驱动装置，其特征在于，在一补偿阶段，该些栅极驱动信号同时被致能，在一写入阶段，该些栅极驱动信号依序被致能，在一电压保持阶段，该些栅极驱动信号保持在被禁能的电压值，其中，该补偿阶段、该写入阶段以及该电压保持阶段依序发生。

百度查询： 友达光电股份有限公司 栅极驱动装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD