申请/专利权人:意法半导体(克洛尔2)公司
申请日:2021-01-29
公开(公告)日:2022-01-21
公开(公告)号:CN215600373U
主分类号:H01L29/06(20060101)
分类号:H01L29/06(20060101);H01L27/082(20060101);H01L21/8228(20060101)
优先权:["20200130 FR 2000903"]
专利状态码:有效-授权
法律状态:2022.01.21#授权
摘要:本公开的各实施例涉及微电子器件。微电子器件包括竖直布置在P型掺杂半导体衬底中的PNP晶体管和NPN晶体管,通过以下步骤制造:在半导体衬底中形成用于PNP晶体管的N+掺杂隔离阱;在N+掺杂隔离阱中形成P+掺杂区;在半导体衬底上外延生长第一半导体层;形成用于NPN晶体管的N+掺杂阱,其中N+掺杂阱的至少一部分延伸到第一半导体层中;然后在第一半导体层上外延生长第二半导体层;在第二半导体层中形成P掺杂区,该P掺杂区形成PNP晶体管的集电极;以及在第二半导体层中形成N掺杂区,该N掺杂区形成NPN晶体管的集电极。通过本实用新型的实施例,可以在微电子器件的同一半导体衬底中集成两种类型的晶体管,而不会降低任一个的性能。
主权项:1.一种微电子器件,其特征在于,包括PNP晶体管和NPN晶体管,所述微电子器件包括:半导体衬底;所述半导体衬底中的P+掺杂区;其中所述PNP晶体管的集电极被布置在所述半导体衬底中的所述P+掺杂区上;所述半导体衬底中的N+掺杂阱;其中所述NPN晶体管的集电极被布置在所述半导体衬底中的所述N+掺杂阱上;其中用于所述PNP晶体管的所述P+掺杂区至少部分地延伸到第一外延半导体层中;以及其中用于所述NPN晶体管的所述N+掺杂阱至少部分地延伸到被布置在所述第一外延半导体层上的第二外延半导体层中;其中用于所述PNP晶体管的所述P+掺杂区位于比用于所述NPN晶体管的所述N+掺杂阱更远离所述微电子器件的上器件表面。
全文数据:
权利要求:
百度查询: 意法半导体(克洛尔2)公司 微电子器件
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。