申请/专利权人：电子科技大学

申请日：2020-08-18

公开（公告）日：2022-08-23

公开（公告）号：CN111933711B

主分类号：H01L29/78

分类号：H01L29/78;H01L29/06

优先权：

专利状态码：有效-授权

法律状态：2022.08.23#授权;2020.12.01#实质审查的生效;2020.11.13#公开

摘要：本发明属于功率半导体技术领域，具体涉及一种集成了SBD的超结MOSFET。本发明相对与传统结构，具有以下几个特点：一、器件采用双槽结构，分别为槽栅结构和肖特基槽型结构，肖特基槽型结构的槽侧壁引入肖特基接触，能够有效节省版图面积和增大续流能力；二、双槽下方引入横向伸长的P型屏蔽层对双槽进行保护，可以抑制集成肖特基二极管的反向泄漏电流，并避免肖特基接触和槽栅底部提前击穿，有效提高击穿电压；三、漂移区采用了超结结构，有效地克服了P型屏蔽层带来的小电流能力问题。本发明的有益效果为，相对于传统集成SBD的SiCMOSFET结构，本发明能够节省版图面积、增强续流能力和抑制体二极管开启能力，同时具有更低的导通压降和更高的击穿电压。

主权项：1.一种集成SBD的超结MOSFET，包括N+衬底层2、位于N+衬底层2上方的漂移区以及位于漂移区上方的槽栅结构、源极结构和肖特基槽型结构；所述衬底层2下方具有与其相连的第一导电材料1，第一导电材料1引出为漏极；所述漂移区由横向等间距交替排列的N型条区3和P型条区4构成；所述槽栅结构位于P型条区4上方，包括位于槽底部和侧壁的第一绝缘介质层6和槽内的N+多晶硅7，N+多晶硅7的侧面和底部被第一绝缘介质层6包围，N+多晶硅7顶部具有与其相连的第二导电材料13，第二导电材料13引出为栅极；所述源极结构位于漂移区顶部且在槽栅结构的两侧，包括P型基区8、位于P型基区8顶部横向并列的P+源接触区9和N+源区10，P型基区8和N+源区10与第一绝缘介质层6横向接触，P+源接触区9和N+源区10顶部具有第三导电材料12，第三导电材料12引出为源极；所述肖特基槽型结构位于源极结构外侧的P型条区4上方，包括位于沟槽侧壁的金属11和槽内的第二绝缘介质层14，金属11与N型条区3形成肖特基接触；所述肖特基槽型结构与P型条区4之间、槽栅结构与P型条区4之间均具有P型屏蔽层5，所述P型屏蔽层5的横向宽度大于P型条区4，不同P型屏蔽层5横向之间有间距；所述肖特基槽型结构与源极结构之间有间距；所述金属11与第三导电材料12相短接。

全文数据：

权利要求：

百度查询： 电子科技大学 一种集成SBD的超结MOSFET

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD