申请/专利权人：英特尔公司

申请日：2022-02-10

公开（公告）日：2022-09-20

公开（公告）号：CN115084086A

主分类号：H01L23/522

分类号：H01L23/522;H01L23/528;H01L21/768

优先权：["20210310 US 17/197,635"]

专利状态码：在审-实质审查的生效

法律状态：2024.03.29#实质审查的生效;2022.09.20#公开

摘要：本文公开了用于制造IC结构的方法以及所得到的IC结构，该IC结构包括堆叠过孔，该堆叠过孔提供金属化堆叠体的不同层的金属线之间的电连接。示例IC结构包括第一金属化层和第二金属化层，其分别包括底部金属线和顶部金属线。该IC结构还包括具有底部过孔部分和顶部过孔部分的过孔，其中顶部过孔部分堆叠在底部过孔部分上方因此，该过孔可以被称为“堆叠过孔”。底部过孔部分耦接到底部导电线并且与其自对准，而顶部过孔部分耦接到顶部导电线并且与其自对准。底部过孔部分使用减材图案化形成，而顶部过孔部分可以使用不同的制造技术形成，例如镶嵌制造。

主权项：1.一种集成电路IC结构，包括：支撑结构；第一金属化层和第二金属化层，所述第一金属化层和所述第二金属化层在所述支撑结构上方，其中，所述第一金属化层包括底部导电线，所述第二金属化层包括顶部导电线，并且所述第一金属化层在所述支撑结构与所述第二金属化层之间；以及过孔，所述过孔具有耦接到所述底部导电线的底部过孔部分和耦接到所述顶部导电线的顶部过孔部分；其中：所述底部过孔部分与所述底部导电线自对准，并且所述顶部过孔部分与所述顶部导电线自对准。

全文数据：

权利要求：

百度查询： 英特尔公司 具有使用减材图案化形成的底部部分的堆叠过孔

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD