申请/专利权人:佳能株式会社
申请日:2022-03-10
公开(公告)日:2022-09-20
公开(公告)号:CN115071274A
主分类号:B41J2/045
分类号:B41J2/045;B41J2/14;G11C17/16;G11C17/18;H01L27/112
优先权:["20210312 JP 2021-040697"]
专利状态码:在审-实质审查的生效
法律状态:2023.03.31#实质审查的生效;2022.09.20#公开
摘要:本公开涉及元件基板。元件基板包括:多级移位寄存器,输入和保持串行数据信号;锁存电路,锁存由移位寄存器保持的串行数据;解码器电路,输入锁存电路的输出并输出用于选择打印元件或存储器元件的块的选择信号;和掩蔽电路,依据输入位数据信号掩蔽来自解码器电路的用于选择存储器元件的块的选择信号的输出。打印元件或存储器元件的块包括多个打印元件或存储器元件,其中在多个组中的每一组中选择一个元件。
主权项:1.一种元件基板,其特征在于,包括:多组打印元件;多组存储器元件;多级移位寄存器,被配置为输入和保持串行数据信号;锁存电路,被配置为锁存由移位寄存器保持的串行数据;解码器电路,被配置为输入所述锁存电路的输出,并输出用于选择打印元件或存储器元件的块的选择信号;和掩蔽电路,被配置为依据输入位数据信号掩蔽来自所述解码器电路的用于选择存储器元件的块的选择信号的输出,其中,打印元件或存储器元件的块包括多个打印元件或存储器元件,其中在多个组中的每一组中选择一个元件。
全文数据:
权利要求:
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。