申请/专利权人：长鑫存储技术有限公司

申请日：2022-06-22

公开（公告）日：2022-09-20

公开（公告）号：CN115079999A

主分类号：G06F7/58

分类号：G06F7/58;G11C19/28

优先权：

专利状态码：在审-实质审查的生效

法律状态：2022.10.11#实质审查的生效;2022.09.20#公开

摘要：本申请实施例提供一种随机数据生成电路及读写训练电路，该随机数据生成电路包括：第一移位寄存器和第二移位寄存器；第一移位寄存器包括n个输出端Q1至Qn，第二移位寄存器包括n个输出端Qn+1至Q2n，每个输出端在时钟信号的一个时钟周期内输出1位数据；并转串电路，耦接输出端Q1至Q2n，用于将一个时钟周期内Q1至Q2n输出的并行数据转换成串行数据输出；第一移位寄存器的初始值和第二移位寄存器的初始值不同。本申请实施例可以通过两个移位寄存器并行生成数据，并通过并转串电路将两个移位寄存器生成的并行数据转换为串行数据输出。这样，时钟信号CLK2每次切换均可以输出至少两位数据，有助于提高数据的生成速度。

主权项：1.一种随机数据生成电路，其特征在于，包括：第一移位寄存器和第二移位寄存器，用于接收同一时钟信号；所述第一移位寄存器包括n个输出端Q1至Qn，所述第二移位寄存器包括n个输出端Qn+1至Q2n，每个所述输出端在所述时钟信号的一个时钟周期内输出1位数据，所述n为大于或等于1的整数；并转串电路，耦接所述第一移位寄存器的输出端和所述第二移位寄存器的输出端，用于将一个所述时钟周期内所述输出端Q1至Q2n输出的并行数据转换成串行数据输出；所述第一移位寄存器的初始值和所述第二移位寄存器的初始值不同。

全文数据：

权利要求：

百度查询： 长鑫存储技术有限公司 随机数据生成电路及读写训练电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD