申请/专利权人：中国科学院上海微系统与信息技术研究所

申请日：2020-11-05

公开（公告）日：2022-09-20

公开（公告）号：CN113125943B

主分类号：G01R31/317

分类号：G01R31/317;G01R31/28;G01R31/3183

优先权：

专利状态码：有效-授权

法律状态：2022.09.20#授权;2021.08.03#实质审查的生效;2021.07.16#公开

摘要：本发明提供一种FPGA辐射测试模块、ASIC芯片抗辐射性能评估系统及方法，包括：时钟复位生成单元，产生系统时钟及复位信号；输入激励生成单元，产生测试用激励；被测软ASIC单元；采集对比表决与测试流程控制单元，采集各被测软ASIC单元及外部被测ASIC芯片的状态值，并对比判定得到判定结果；监控接口单元，将状态值及判定结果汇总后发送出去；通信接口模块，传输正常工作状态时的通讯数据。本发明性能高、容量大、速度快、灵活性高，如有失效事件发生，该系统还具有精确判定失效事件发生时刻，被测ASIC时序、内部状态及大致的内部路径位置的能力。

主权项：1.一种FPGA辐射测试模块，其特征在于，所述FPGA辐射测试模块至少包括：时钟复位生成单元、输入激励生成单元、至少两个被测软ASIC单元、采集对比表决与测试流程控制单元、监控接口单元及通信接口单元；所述时钟复位生成单元接收时钟信号及脉冲信号，用于产生系统时钟及复位信号，所述系统时钟及所述复位信号提供给各被测软ASIC单元及外部被测ASIC芯片，以使各被测软ASIC单元及所述外部被测ASIC芯片在时间线上同步；所述输入激励生成单元连接所述时钟复位生成单元，用于产生测试用激励，所述测试用激励提供给各被测软ASIC单元及外部被测ASIC芯片；各被测软ASIC单元基于所述系统时钟、所述复位信号及所述测试用激励实现抗辐射测试；所述采集对比表决与测试流程控制单元连接所述时钟复位生成模块及各被测软ASIC单元，并接收所述外部被测ASIC芯片的输出信号，用于采集各被测软ASIC单元及所述外部被测ASIC芯片的状态值，并对比判定得到判定结果，同时解析外部流程控制指令以控制所述时钟复位生成单元进行指令响应；所述监控接口单元连接所述时钟复位生成单元及所述采集对比表决与测试流程控制单元，用于将所述状态值及所述判定结果汇总后发送出去，同时将外部流程控制指令发送至所述采集对比表决与测试流程控制单元；所述通信接口模块连接所述时钟复位生成单元及所述采集对比表决与测试流程控制单元，用于传输正常工作状态时的通讯数据。

全文数据：

权利要求：

百度查询： 中国科学院上海微系统与信息技术研究所 FPGA辐射测试模块、ASIC芯片抗辐射性能评估系统及方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD