申请/专利权人：株式会社索思未来

申请日：2018-04-25

公开（公告）日：2022-09-23

公开（公告）号：CN110637358B

主分类号：H01L21/822

分类号：H01L21/822;H01L21/82;H01L27/04

优先权：["20170515 JP 2017-096404"]

专利状态码：有效-授权

法律状态：2022.09.23#授权;2020.01.24#实质审查的生效;2019.12.31#公开

摘要：就包括多列IO单元的半导体集成电路装置而言，提供一种能够在不使面积增大的情况下避免闩锁错误的构成。半导体集成电路装置包括布置得离芯片边缘最近的IO单元列10A和在比IO单元列10A靠核心区域一侧相邻布置的IO单元列10B。IO单元列10A、10B的IO单元10具有在与IO单元10的排列方向垂直的方向上分开而设的高电源电压区域12和低电源电压区域11。IO单元列10A、10B布置为IO单元列10A的高电源电压区域12与IO单元列10B的高电源电压区域12彼此相向。

主权项：1.一种半导体集成电路装置，其特征在于：所述半导体集成电路装置包括芯片、核心区域以及IO区域，所述核心区域设在所述芯片上，所述IO区域设在所述芯片上且位于所述核心区域与所述芯片的外侧边之间，在所述IO区域，分别包括沿第一方向排列的多个IO单元的两列以上的IO单元列沿第二方向排列着布置，所述第一方向是沿所述芯片的外侧边延伸的方向，所述第二方向与所述第一方向垂直，两列以上的所述IO单元列包括第一IO单元列和第二IO单元列，所述第一IO单元列在两列以上的所述IO单元列中布置得离所述芯片的边缘最近，所述第二IO单元列以与所述第一IO单元列相邻的方式布置在比所述第一IO单元列靠所述核心区域一侧，所述第一IO单元列的所述IO单元和所述第二IO单元列的所述IO单元分别具有高电源电压区域和低电源电压区域，所述高电源电压区域和所述低电源电压区域在所述第二方向上分开而设，所述第一IO单元列及所述第二IO单元列布置为所述第一IO单元列的所述高电源电压区域与所述第二IO单元列的所述高电源电压区域彼此相向。

全文数据：

权利要求：

百度查询： 株式会社索思未来 半导体集成电路装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD