申请/专利权人：深圳市威兆半导体股份有限公司

申请日：2022-07-25

公开（公告）日：2022-10-28

公开（公告）号：CN114937693B

主分类号：H01L29/06

分类号：H01L29/06;H01L29/78;H01L27/07;H01L21/329

优先权：

专利状态码：有效-授权

法律状态：2022.10.28#授权;2022.09.09#实质审查的生效;2022.08.23#公开

摘要：本发明属于功率半导体器件技术领域，具体涉及一种具有双沟道二极管的沟槽栅SiCMOSFET器件及其制备方法，通过第二源极多晶硅与第二沟道二极管氧化层、第二P型区和第二源区配合设置形成第二沟道二极管；通过源沟槽与第一沟道二极管栅氧化层、基区和第一源区配合设置形成第一沟道二极管；由于两个沟道二极管的开启电压不同，在二极管电流较低时，其中一个二极管导通；在二极管电流较高时，第一沟道二极管和第二沟道二极管都导通；双沟道二极管的设置在为器件提供反向并联续流二极管，能够有效提高二极管的抗浪涌性能，并且有效避免了寄生PN结二极管导通，防止发生双极退化效应。同时本器件结构的栅极沟道密度低，有较高的短路能力。

主权项：1.一种具有双沟道二极管的沟槽栅SiCMOSFET器件，其特征在于，包括：漏极金属（1）、N型重掺杂的漏区（2）、N型的漂移区（3）、第一P型区（4）、P型的基区（5）、N型重掺杂的第一源区（6）、源极金属（7）、第二P型区（8）、N型重掺杂的第二源区（9）、P型重掺杂的欧姆接触区（10）、栅介质层（11）、第一介质层（12）、第二沟道二极管栅氧化层（13）、栅极多晶硅（14）、第二源极多晶硅（15）、第一沟道二极管栅氧化层（16）、第一源极多晶硅（17）、第二介质层（18）；所述漏区（2）位于所述漏极金属（1）上侧；所述漂移区（3）位于所述漏区（2）上侧；所述第二P型区（8）位于所述漂移区（3）上侧中间；所述欧姆接触区（10）位于所述第二P型区（8）上侧中间，并且左侧连接第二源区（9）；栅沟槽位于所述第二P型区（8）左侧，所述栅极多晶硅（14）和第二源极多晶硅（15）分别位于所述栅沟槽内左右并且之间设置有第一介质层（12），所述栅极多晶硅（14）的左侧和下侧覆盖有栅介质层（11），所述第二源极多晶硅（15）的右侧和下侧覆盖有第二沟道二极管栅氧化层（13）；所述第二沟道二极管栅氧化层（13）的右侧上方与所述第二源区（9）接触，右侧下方和下侧右方与所述第二P型区（8）接触；源沟槽位于所述漂移区（3）的上方左侧，内填充有所述第一源极多晶硅（17），且在右侧设有第一沟道二极管栅氧化层（16），下侧设有第一P型区（4）；所述第一源区（6）位于所述源沟槽和栅沟槽之间；所述基区（5）位于所述第一源区（6）下侧并与之接触；并且所述第一源区（6）和所述基区（5）的左侧与所述第一沟道二极管栅氧化层（16）右侧接触，右侧与所述栅介质层（11）左侧接触；所述第二介质层（18）覆盖所述栅沟槽的上侧，同时在左右两侧覆盖部分第一源区（6）和部分第二源区（9）上侧，并且在所述第二源极多晶硅（15）上侧留出部分空隙；所述源极金属（7）覆盖器件上表面，连接所述第一源区（6）、所述第二源区（9）、所述第二源极多晶硅（15）、第一源极多晶硅（17）和所述欧姆接触区（10）。

全文数据：

权利要求：

百度查询： 深圳市威兆半导体股份有限公司 一种具有双沟道二极管的沟槽栅SiC MOSFET器件及其制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD