申请/专利权人：华虹半导体(无锡)有限公司

申请日：2022-07-26

公开（公告）日：2022-11-01

公开（公告）号：CN115274653A

主分类号：H01L27/02

分类号：H01L27/02;H01L27/088;H01L29/423;H01L29/78

优先权：

专利状态码：在审-实质审查的生效

法律状态：2022.11.18#实质审查的生效;2022.11.01#公开

摘要：本发明提供一种低导通电阻双沟槽栅SOI‑LDMOS版图结构及其形成方法，所述结构至少包括SOI衬底和形成于所述SOI衬底的顶层硅中的多个阵列排列的六边形LDMOS单元。本发明通过六边形单元的拼接形成LDMOS功率模块，由于形成了两个沟槽栅，所以，模块中有两条纵向的导电沟道，可以使得电流导通电阻减小，器件电流密度增加，器件性能明显提升；六边环形沟槽栅使得电流通道也是6个方向的，比传统的条形栅器件电流处理能力提升一倍；六边形陈列分布的LDMOS单元可以使芯片面积利用达到最优，无面积浪费，明显优于传统的圆型阵列分布。

主权项：1.一种低导通电阻双沟槽栅SOI-LDMOS版图结构，其特征在于，所述结构至少包括SOI衬底和形成于所述SOI衬底的顶层硅中的多个阵列排列的六边形LDMOS单元，所述六边形LDMOS单元包括：有源区，呈六边形；第一沟槽氧化层，呈六边环形，形成于所述有源区中；阱区，呈六边环形，形成于所述第一沟槽氧化层的外围，且所述阱区低于所述有源区表面；第二沟槽氧化层，呈六边环形，形成于所述第一沟槽氧化层的外围且贯穿所述阱区；第一栅极层，呈六边环形，形成于所述第一沟槽氧化层中；第二栅极层，呈六边环形，形成于所述第二沟槽氧化层中；漏掺杂区，呈六边形，形成于所述第一沟槽氧化层的环形包围区域；源掺杂区，呈六边环形，形成于所述阱区上方；体掺杂区，呈六边环形，形成于所述阱区上方的源掺杂区之中。

全文数据：

权利要求：

百度查询： 华虹半导体(无锡)有限公司 一种低导通电阻双沟槽栅SOI-LDMOS版图结构及其形成方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD