申请/专利权人：芯华章科技股份有限公司

申请日：2022-07-01

公开（公告）日：2022-11-25

公开（公告）号：CN115392157A

主分类号：G06F30/30

分类号：G06F30/30

优先权：

专利状态码：在审-实质审查的生效

法律状态：2022.12.13#实质审查的生效;2022.11.25#公开

摘要：本公开提供一种验证系统及在验证系统的多个FPGA之间同步时钟的方法，其中所述系统用于对芯片设计进行仿真和验证。该系统包括一个验证板，所述验证板包括：接口，用于接收第一用户指令和第二用户指令；多个FPGA；时钟源，用于产生根时钟信号和同步信号；资源配置单元，用于根据所述第一和第二用户指令分别将所述多个FPGA中的第一部分配置为第一组FPGA、第二部分配置为第二组FPGA；多个时钟同步单元，连接到所述时钟源和所述资源配置单元，并且包括连接到所述第一组和第二组FPGA的第一和第二时钟同步单元，所述第一和第二时钟同步单元用于分别根据所述第一和第二用户指令生成施加到所述第一组和第二组FPGA的第一和第二时钟信号。

主权项：1.一种用于对芯片设计进行仿真和验证的验证系统，包括一个验证板，所述验证板包括：接口，用于接收多个用户指令，所述多个用户指令包括第一用户指令和第二用户指令；多个FPGA；时钟源，用于产生根时钟信号和同步信号；资源配置单元，用于根据所述第一用户指令将所述多个FPGA中的第一部分配置为第一组FPGA，以及根据所述第二用户指令将所述多个FPGA中的第二部分配置为第二组FPGA；多个时钟同步单元，连接到所述时钟源和所述资源配置单元，并且所述多个时钟同步单元包括连接到所述第一组FPGA的第一时钟同步单元和连接到所述第二组FPGA的第二时钟同步单元，所述第一时钟同步单元用于根据所述第一用户指令基于所述根时钟信号和所述同步信号生成施加到所述第一组FPGA的第一时钟信号，所述第二时钟同步单元用于根据所述第二用户指令基于所述根时钟信号和所述同步信号生成施加到所述第二组FPGA的第二时钟信号，其中，所述第一时钟同步单元和所述第二时钟同步单元还用于将所述同步信号分别施加到所述第一组FPGA和所述第二组FPGA。

全文数据：

权利要求：

百度查询： 芯华章科技股份有限公司 验证系统及在验证系统的多个FPGA之间同步时钟的方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD