申请/专利权人：苏州市职业大学;清华大学无锡应用技术研究院

申请日：2022-08-12

公开（公告）日：2022-11-25

公开（公告）号：CN115389893A

主分类号：G01R31/26

分类号：G01R31/26

优先权：

专利状态码：在审-实质审查的生效

法律状态：2022.12.13#实质审查的生效;2022.11.25#公开

摘要：本发明是一种负压检测电路，采用带隙基准电压比较器结构，应用于GaN半桥驱动电路中，为了解决驱动电路负压的影响，抗负压电路采用降压电平移位电路实时监测高侧电压浮动状态并反馈回自举充电回路，使充电时间避开负压时间，高侧负压检测电路采用带隙基准比较器，将带隙基准和电压比较器结合在一起，受温度的影响小，由于使用电流比较，速度快，可以有效避免高侧浮动电源轨的影响。

主权项：1.一种负压检测电路，其特征在于，该电路包括第一BJT晶体管Q1、第二BJT晶体管Q2，NMOS晶体管M1、NMOS晶体管M2、电阻R1和电阻R2，所述第二BJT晶体管Q2的发射极与电阻R1的一端相连，电阻R1的另一端同时与第一BJT晶体管Q1的发射极和电阻R2的一端相连，电阻R2的另一端与高侧电压HB相连，第一BJT晶体管Q1的集电极与NMOS晶体管M1的漏极相连，NMOS晶体管M1的漏极与栅极相连，构成有源电阻，NMOS晶体管M1的源极与高侧电压HS相连，第二BJT晶体管Q2的集电极与NMOS晶体管M2的漏极相连，第二晶体管M2的漏极与栅极相连，构成有源电阻，第二晶体管M2的源极与高侧电压HS相连，第一BJT晶体管Q1的基极与第二BJT晶体管Q2的基极相连，使得第一BJT晶体管Q1和第二BJT晶体管Q2的两条集电极支路电流保持一致，该基极电压为基准电压VREF；所述NMOS晶体管M1的栅极与NMOS晶体管M4的栅极相连，NMOS晶体管M4的源极与高侧电压HS相连，构成电流镜电路，所述NMOS晶体管M2的栅极与NMOS晶体管M3的栅极相连，NMOS晶体管M3的源极与高侧电压HS相连，构成电流镜电路；所述NMOS晶体管M3的漏极与PMOS晶体管M5的漏极相连，PMOS晶体管M5的漏极与栅极相连，构成有源电阻，PMOS晶体管M5的源极与高侧电压HB相连，PMOS晶体管M5的栅极与PMOS晶体管M6的栅极相连，PMOS晶体管M6的源极与高侧电压HB相连，构成电流镜电路，PMOS晶体管M6的漏极与NMOS晶体管M4的漏极相连，作为输出端VOUT。

全文数据：

权利要求：

百度查询： 苏州市职业大学;清华大学无锡应用技术研究院 一种负压检测电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD