申请/专利权人：苏州浪潮智能科技有限公司

申请日：2020-07-09

公开（公告）日：2022-11-29

公开（公告）号：CN112035056B

主分类号：G06F3/06

分类号：G06F3/06

优先权：

专利状态码：有效-授权

法律状态：2022.11.29#授权;2020.12.22#实质审查的生效;2020.12.04#公开

摘要：本发明涉及服务器数据处理技术领域，提供一种基于多计算单元的并行RAM访问设备及访问方法,所述并行RAM访问设备一端连接若干个AIPU单元，另一端连接若干个RAM，所述并行RAM访问设备包括寄存器、地址仲裁模块、地址映射模块、内存读写模块以及若干个AIPU接口模块，每一个AIPU单元通过所述地址映射模块的映射计算访问所有的RAM的空间，所有AIPU单元同时工作，不仅能大幅度提高内存带宽，还能满足AIPU之间相互数据交互，简化了AIPU之间数据交互的复杂度，简化了AIPU在芯片上布置的难度，大大提高了AI应用的计算效率。

主权项：1.一种基于多计算单元的并行RAM访问设备，其特征在于，所述并行RAM访问设备一端连接若干个AIPU单元，另一端连接若干个RAM，所述并行RAM访问设备包括寄存器、地址仲裁模块、地址映射模块、内存读写模块以及若干个AIPU接口模块，每一个AIPU单元对应一个RAM；若干个AIPU接口模块分别与对应的AIPU单元连接，用于接收所述AIPU单元的数据读写信息，并将接收到的数据读写信息缓存到相应的先入先出队列FIFO中，其中，所述数据读写信息包括读写命令、读写数据、读写地址以及读写长度；所述寄存器，用于保存包含读写模式、存储起始地址、存储空间大小以及写数据大小在内的数据信息；所述地址仲裁模块，分别与所述寄存器和若干个所述AIPU接口模块连接，用于对所述先入先出队列FIFO的数据状态进行判断，并依据寄存器的读写模式，读取相应的数据读写信息，并将所述数据读写信息中读写命令和读写地址发送给所述地址映射模块；所述地址映射模块，分别与所述地址仲裁模块、n个扩展的RAM连接，用于利用连续的虚拟存储空间映射n个RAM的不连续空间，并计算出内存读写地址；所述内存读写模块，与所述地址映射模块连接，用于根据计算得到的内存读写地址读写RAM，并答复对应的AIPU单元；其中，每一个AIPU单元通过所述地址映射模块的映射计算访问所有的RAM的空间，所有AIPU单元同时工作。

全文数据：

权利要求：

百度查询： 苏州浪潮智能科技有限公司 一种基于多计算单元的并行RAM访问设备及访问方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD