申请/专利权人:台湾积体电路制造股份有限公司
申请日:2022-04-22
公开(公告)日:2022-12-02
公开(公告)号:CN115424929A
主分类号:H01L21/336
分类号:H01L21/336;H01L29/423;H01L29/78
优先权:["20210806 US 63/230,545","20220114 US 17/576,910"]
专利状态码:在审-实质审查的生效
法律状态:2022.12.20#实质审查的生效;2022.12.02#公开
摘要:本申请的实施例提供了一种半导体器件及其制造方法。在制造半导体器件的方法中,在衬底上方形成栅极介电层;在栅极介电层上方形成牺牲层;图案化牺牲层以形成牺牲栅电极;通过部分地蚀刻牺牲栅电极在牺牲栅电极中形成多个开口;利用与牺牲栅电极的材料不同的填充材料填充多个开口;去除牺牲栅电极以形成栅极空间,从而在栅极空间中留下多个柱或壁;以及利用一种或多种导电材料填充栅极空间,从而形成金属栅电极。
主权项:1.一种制造半导体器件的方法,包括:在衬底上方形成栅极介电层;在所述栅极介电层上方形成牺牲层;图案化所述牺牲层以形成牺牲栅电极;通过部分地蚀刻所述牺牲栅电极在所述牺牲栅电极中形成多个开口;利用与所述牺牲栅电极的材料不同的填充材料填充所述多个开口;去除所述牺牲栅电极以形成栅极空间,从而在所述栅极空间中留下多个柱或壁;以及利用一种或多种导电材料填充所述栅极空间,从而形成金属栅电极。
全文数据:
权利要求:
百度查询: 台湾积体电路制造股份有限公司 制造半导体器件的方法和半导体器件
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。