申请/专利权人：台湾积体电路制造股份有限公司

申请日：2022-07-04

公开（公告）日：2022-12-02

公开（公告）号：CN115424982A

主分类号：H01L21/8238

分类号：H01L21/8238;H01L27/092

优先权：["20210805 US 63/229,618","20220314 US 17/654,627"]

专利状态码：在审-实质审查的生效

法律状态：2022.12.20#实质审查的生效;2022.12.02#公开

摘要：方法包括在衬底上方形成栅极结构；邻近栅极结构形成源极漏极区域；在源极漏极区域上方形成第一层间电介质ILD；形成延伸穿过第一ILD的接触插塞，该接触插塞电接触源极漏极区域；在接触插塞上形成硅化物层；形成在第一ILD和硅化物层上方延伸的第二ILD；蚀刻延伸穿过第二ILD和硅化物层的开口以暴露接触插塞，其中，硅化物层在开口的蚀刻期间用作蚀刻停止；以及在开口中形成电接触该接触插塞的导电部件。本申请的实施例还涉及半导体器件及其形成方法。

主权项：1.一种形成半导体器件的方法，包括：在衬底上方形成栅极结构；邻近所述栅极结构形成源极漏极区域；在所述源极漏极区域上方形成第一层间电介质ILD；形成延伸穿过所述第一层间电介质的接触插塞，所述接触插塞电接触所述源极漏极区域；在所述接触插塞上形成硅化物层；形成在所述第一层间电介质和所述硅化物层上方延伸的第二层间电介质；蚀刻延伸穿过所述第二层间电介质和所述硅化物层的开口以暴露所述接触插塞，其中，所述硅化物层在所述开口的蚀刻期间用作蚀刻停止；以及在所述开口中形成电接触所述接触插塞的导电部件。

全文数据：

权利要求：

百度查询： 台湾积体电路制造股份有限公司 半导体器件及其形成方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD