申请/专利权人：爱思开海力士有限公司

申请日：2018-10-11

公开（公告）日：2022-12-02

公开（公告）号：CN110174996B

主分类号：G06F3/06

分类号：G06F3/06

优先权：["20180219 KR 10-2018-0019211"]

专利状态码：有效-授权

法律状态：2022.12.02#授权;2019.09.20#实质审查的生效;2019.08.27#公开

摘要：本发明涉及一种存储器系统，该存储器系统可包括：非易失性存储器装置，包括多个存储块，存储块中的每一个包括多个页面；易失性存储器装置，临时存储待在主机和非易失性存储器装置之间传输的数据；以及控制器，响应于主机的请求、检查非易失性存储器装置的状态的结果或对非易失性存储器装置执行的合并操作而进入独占模式，以在独占模式的进入时段期间独占地使用易失性存储器装置来执行合并操作，并且响应于完成合并操作的执行而退出独占模式。

主权项：1.一种存储器系统，包括：非易失性存储器装置，其包括多个存储块，所述存储块中的每一个包括多个页面；易失性存储器装置，其临时存储待在主机和所述非易失性存储器装置之间传输的数据；以及控制器，响应于所述主机的请求、检查所述非易失性存储器装置的状态的结果和对所述非易失性存储器装置执行的合并操作中的至少一个而进入独占模式，在所述独占模式的进入时段期间独占地使用所述易失性存储器装置来执行所述合并操作，并且响应于完成所述合并操作而退出所述独占模式。

全文数据：存储器系统及该存储器系统的操作方法相关申请的交叉引用本申请要求于2018年2月19日提交的申请号为10-2018-0019211的韩国专利申请的优先权，其通过引用整体并入本文。技术领域示例性实施例涉及一种存储器系统，且更特别地，涉及一种支持合并操作的存储器系统及操作该存储器系统的方法。背景技术计算机环境范例已经变为可在任何时间和任何地点使用的普适计算系统。由于该事实，诸如例如移动电话、数码相机和笔记本电脑的便携式电子装置的使用已经快速增长。这些便携式电子装置通常使用具有用于存储数据的一个或多个存储器装置的存储器系统。存储器系统可用作便携式电子装置的主存储装置或辅助存储装置。与硬盘装置相比，因为存储器系统不具有移动部件例如，具有读取写入磁头的机械臂，所以它们可提供优良的稳定性、耐久性、高信息访问速度和低功耗。具有这种优点的存储器系统的示例包括通用串行总线USB存储器装置、具有各种接口的存储卡以及固态驱动器SSD。发明内容各个实施例涉及一种能够提高、增强或最大化执行合并操作的性能的存储器系统及操作该存储器系统的方法。在实施例中，存储器系统可包括：非易失性存储器装置，包括多个存储块，存储块中的每一个包括多个页面；易失性存储器装置，临时存储待在主机和非易失性存储器装置之间传输的数据；以及控制器，响应于主机的请求、检查非易失性存储器装置的状态的结果和对非易失性存储器装置执行的合并操作中的至少一个而进入独占模式，以在独占模式的进入时段期间独占地使用易失性存储器装置来执行合并操作，并且响应于完成合并操作而退出独占模式。控制器可包括：主机控制器，处理控制器和主机之间的操作；存储器控制器，与主机控制器联接，并且处理控制器和非易失性存储器装置之间的操作，并且存储器控制器可响应于完成合并操作的执行而将独占模式退出请求传输至主机控制器。主机控制器可响应于从存储器控制器传输的独占模式进入请求而进入独占模式，并且可响应于进入独占模式而通知主机转换成忙碌状态，并且主机控制器可响应于从存储器控制器传输的独占模式退出请求而退出独占模式，并且可响应于退出独占模式而通知主机转换成就绪状态。存储器控制器可检查存储块中的空闲存储块的比例，并且当作为检查的结果，空闲存储块的比例等于或小于预定值时，存储器控制器可将独占模式进入请求传输至主机控制器。当执行合并操作时，存储器控制器可检查包括在存储块中的牺牲存储块中的有效页面的总数量，并且当作为检查的结果，有效页面的总数量等于或大于预定值时，存储器控制器可将独占模式进入请求传输至主机控制器。每当执行合并操作时，存储器控制器可将独占模式进入请求传输至主机控制器。主机控制器可响应于从主机接收到执行合并操作的请求而进入独占模式，可向存储器控制器请求合并操作的执行，并且可响应于进入独占模式而通知主机转换成忙碌状态，并且主机控制器可响应于从存储器控制器传输的独占模式退出请求而退出独占模式，并且响应于退出独占模式而通知主机转换成就绪状态。存储器控制器可响应于进入独占模式而通过主机控制器将存储在易失性存储器装置中的数据清除到非易失性存储器装置，然后可在独占模式的进入时段期间独占地使用易失性存储器装置对非易失性存储器装置执行合并操作。存储器控制器可响应于进入独占模式，通过主机控制器将存储在易失性存储器装置中的数据中、被更新到非易失性存储器装置的数据的状态转换成丢弃状态，并且可在独占模式的进入时段期间独占地使用易失性存储器装置对非易失性存储器装置执行合并操作。合并操作可包括对包括在存储块中的至少两个牺牲存储块中的有效数据进行合并并将所合并有效数据传递到目标存储块的操作。在实施例中，一种操作存储器系统的方法，该存储器系统包括非易失性存储器装置和易失性存储器装置的，非易失性存储器装置包括多个存储块，存储块中的每一个包括多个页面，并且易失性存储器装置临时存储待在主机和非易失性存储器装置之间传输的数据，该方法可包括：响应主机的请求、检查非易失性存储器装置的状态的结果和对非易失性存储器装置执行的合并操作中的至少一个而进入独占模式；在独占模式的进入时段期间，独占地使用易失性存储器装置来执行合并操作；并且响应于完成合并操作的执行而退出独占模式。存储器系统可进一步包括主机控制器和存储器控制器，主机控制器处理存储器系统和主机之间的操作，存储器控制器与主机控制器联接并处理存储器系统和非易失性存储器装置之间的操作，并且退出可包括在完成合并操作的执行之后通过存储器控制器生成独占模式退出请求，并且将独占模式退出请求传输至主机控制器。进入可包括：第一进入操作，响应于从存储器控制器传输至主机控制器的独占模式进入请求，通过主机控制器而进入独占模式；第二进入操作，响应于执行合并操作的请求，通过主机控制器而进入独占模式，该请求从主机传输至主机控制器，并且由主机控制器请求存储器控制器来执行合并操作；并且响应于通过第一和第二进入操作进入独占模式，通过主机控制器通知主机存储器系统的状态被转换成忙碌状态。进入可进一步包括：通过存储器控制器检查存储块中的空闲存储块的比例，当作为检查的结果，空闲存储块的比例等于或小于预定值时，通过存储器控制器生成独占模式进入请求，并且将独占模式进入请求传输至主机控制器。该进入可进一步包括：当通过存储器控制器执行合并操作时，检查包括在存储块中的牺牲存储块中的有效页面的总数量；当作为检查的结果，有效页面的总数量等于或大于预定值时，通过存储器控制器生成独占模式进入请求；并且将独占模式进入请求传输至主机控制器。该进入可进一步包括：每当通过存储器控制器执行合并操作时，通过存储器控制器生成独占模式进入请求；并且将独占模式进入请求传输至主机控制器。退出可进一步包括以下操作：响应于从存储器控制器传输至主机控制器的独占模式退出请求，通过主机控制器退出独占模式；以及响应于通过退出操作退出独占模式，通过主机控制器通知主机存储器系统的状态被转换成就绪状态。该方法可进一步包括：响应于通过进入而进入独占模式，通过存储器控制器将存储在易失性存储器装置中的数据清除到非易失性存储器装置，然后执行独占地使用。该方法可进一步包括：响应于通过进入而进入独占模式，通过存储器控制器将存储在易失性存储器装置中的数据中、被更新到非易失性存储器装置的数据的状态转换成丢弃状态，然后执行独占地使用。合并操作可包括对包括在存储块中的至少两个牺牲存储块中的有效数据进行合并并将所合并有效数据传递到目标存储块的操作。在实施例中，存储器系统可包括：非易失性存储器装置，包括多个存储块，存储块中的每一个包括多个页面；易失性存储器装置，存储在主机和非易失性存储器装置之间传输的数据；以及控制器，基于主机的请求、非易失性存储器装置的状态和对非易失性存储器装置执行的合并操作中的至少一个进入独占模式，在独占模式期间，独占地使用易失性存储器装置执行合并操作，并且响应于完成合并操作而退出独占模式。附图说明根据参照附图的以下具体实施方式，本发明的这些和其它特征及优点对于本发明所属领域的技术人员将变得显而易见，其中：图1是示出根据本发明的实施例的包括存储器系统的数据处理系统的框图；图2是示出图1所示的存储器系统中采用的存储器装置的示例性配置的示意图；图3是示出图2所示的存储器装置中的存储块的存储器单元阵列的示例性配置的电路图；图4是示出图2所示的存储器装置的示例性三维结构的示意图；图5至图7是示出根据实施例的存储器系统的示图；并且图8至图16是示意性地示出根据本发明的实施例的图1所示的数据处理系统的应用示例的示图。具体实施方式以下参照附图更详细地描述本发明的各个实施例。然而，注意的是，本发明可以在不同的其它实施例、形式和变化中实施，并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例使得本公开将是彻底且完全的，并且将向本发明所属领域的技术人员完全传达本发明。在整个公开中，相同的附图标记在整个本发明的各个附图和实施例中表示相同的部件。将理解的是，虽然术语“第一”、“第二”、“第三”等可在本文使用以描述各种元件，但是这些元件不受这些术语限制。这些术语被用于区分一个元件与另一元件。因此，在不脱离本发明的精神和范围的情况下，以下描述的第一元件也可被称为第二元件或第三元件。附图不一定按比例绘制，在一些情况下，为了清楚地示出实施例的特征，可能已经夸大了比例。将进一步理解的是，当一个元件被称为“连接至”或“联接至”另一元件时，它可以直接在其它元件上、连接至或联接至其它元件，或可存在一个或多个中间元件。另外，也将理解的是，当元件被称为在两个元件“之间”时，两个元件之间可以仅有一个元件或也可存在一个或多个中间元件。本文使用的术语仅是为了描述特定实施例，并不旨在限制本发明。如本文使用的，单数形式也旨在包括复数形式，除非上下文另有清楚地说明。将进一步理解的是，当在该说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，它们指定阐述的元件的存在而不排除一个或多个其它元件的存在或增加。如本文使用的，术语“和或”包括一个或多个相关的所列项目的任何一个和所有组合。除非另有限定，否则本文所使用的包括技术术语和科学术语的所有术语具有与本发明所属领域中普通技术人员通常理解的含义相同的含义。将进一步理解的是，诸如在常用词典中限定的那些术语的术语应被理解为具有与它们在本公开的上下文和相关领域中的含义一致的含义并且将不以理想化或过于正式的意义来解释，除非本文如此明确地限定。在以下描述中，为了提供本发明的彻底理解，阐述了许多具体细节。本发明可在没有一些或全部这些具体细节的情况下被实施。在其它情况下，为了避免不必要地模糊本发明，未详细地描述公知的进程结构和或进程。也应注意的是，在一些情况下，对相关领域的技术人员显而易见的是，结合一个实施例描述的特征或元件可单独使用或与另一实施例的其它特征或元件结合使用，除非另有明确说明。图1是示出根据本发明的实施例的包括存储器系统110的数据处理系统100的框图。参照图1，数据处理系统100可包括主机102和存储器系统110。作为示例而非限制，主机102可包括诸如移动电话、MP3播放器和膝上型计算机的便携式电子装置或诸如台式计算机、游戏机、TV和投影仪的非便携式电子装置。存储器系统110可以响应于主机102的请求来操作以存储用于主机102的数据。存储器系统110的非限制性示例可包括固态驱动器SSD、多媒体卡MMC、安全数字SD卡、通用存储总线USB装置、通用闪速存储UFS装置、标准闪存CF卡、智能媒体卡SMC、个人计算机存储卡国际协会PCMCIA卡和记忆棒。MMC可包括嵌入式MMCeMMC、尺寸减小的MMCRS-MMC和微型-MMC。SD卡可包括迷你-SD卡和微型-SD卡。存储器系统110可通过各种类型的存储装置来实现。包括在存储器系统110的存储装置的非限制性示例可包括诸如DRAM动态随机存取存储器DRAM和静态RAMSRAM的易失性存储器装置或诸如只读存储器ROM、掩膜ROMMROM、可编程ROMPROM、可擦除可编程ROMEPROM、电可擦除可编程ROMEEPROM、铁电RAMFRAM、相变RAMPRAM、磁阻RAMMRAM、电阻式RAMRRAM和闪速存储器的非易失性存储器装置。闪速存储器可以具有3维3D堆叠结构。存储器系统110可包括存储器装置150和控制器130。存储器装置150可存储用于主机120的数据。控制器130可控制将数据存储在存储器装置150中。控制器130和存储器装置150可被集成到单个半导体装置中，单个半导体装置可被包括在如上所例示的各种类型的存储器系统中。存储器系统110的非限制性应用示例可包括计算机、超移动PCUMPC、工作站、上网本、个人数字助理PDA、便携式计算机、网络平板、平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器PMP、便携式游戏机、导航系统、黑匣子、数码相机、数字多媒体广播DMB播放器、3维3D电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、配置数据中心的存储装置、能够在无线环境下传输接收信息的装置、配置家庭网络的各种电子装置中的一个、配置计算机网络的各种电子装置中的一个、配置远程信息处理的各种电子装置中的一个、射频识别RFID装置或配置计算系统的各种部件中的一个。存储器装置150可以是非易失性存储器装置，并且即使不供给电力，也可以保留其中存储的数据。存储器装置150可通过写入操作来存储从主机102提供的数据.。存储器装置150可通过读取操作将存储在其中的数据输出给主机102。存储器装置150可包括多个存储器管芯未示出，每个存储器管芯包括多个平面未示出，每个平面包括多个存储块152至156。存储块152至156中的每一个可包括多个页面。页面中的每一个可包括联接到字线的多个存储器单元。控制器130可以响应于来自主机102的请求来控制存储器装置150。作为示例而非限制，控制器130可将从存储器装置150读取的数据提供给主机102，并且将从主机102提供的数据存储到存储器装置150中。对于该操作，控制器130可以控制存储器装置150的读取操作、写入操作、编程操作和擦除操作。控制器130可包括主机接口IF单元132、处理器134、错误校正码ECC单元138、电源管理单元PMU140、NAND闪存控制器NFC142和存储器144。部件中的每一个都经由内部总线彼此电联接。主机接口单元132可处理主机102的命令和数据，并且可通过诸如以下的各种接口协议中的一种或多种与主机102通信：通用串行总线USB、多媒体卡MMC、高速外围组件互连PCI-E、小型计算机系统接口SCSI、串列SCSISAS、串行高级技术附件SATA、并行高级技术附件PATA、增强型小型磁盘接口ESDI和集成驱动电路IDE。ECC单元138可检测并且校正从存储器装置150读取的数据中包含的错误。换言之，ECC单元138可通过在ECC编码进程期间使用的ECC代码对从存储器装置150读取的数据执行错误校正解码进程。根据错误校正解码进程的结果，ECC单元138可输出信号，例如错误校正成功或失败信号。当错误位的数量大于可校正错误位的阈值时，ECC单元138不能校正错误位，以致于输出错误校正失败信号。ECC单元138可通过诸如低密度奇偶校验LDPC码、博斯-查德胡里-霍昆格姆Bose-Chaudhuri-Hocquenghem，BCH码、涡轮码、里德-所罗门Reed-Solomon，RS码、卷积码、递归系统码RSC、网格编码调制TCM、分组编码调制BCM等的编码调制执行错误校正操作。然而，ECC单元138不限于此。ECC单元138可包括用于错误校正的所有电路、模块、系统或装置。PMU140可管理在控制器130中使用和提供的电源。NFC142可用作用于将控制器130和存储器装置150接口连接的存储器存储接口，使得控制器130响应于来自主机102的请求来控制存储器装置150。当存储器装置150是闪速存储器或具体地是NAND闪速存储器时，NFC142可在处理器134的控制下生成用于存储器装置150的控制信号并处理待被提供给存储器装置150的数据。NFC142可用作用于处理控制器130和存储器装置150之间的命令和数据的接口例如，NAND闪存接口，具体地，NFC142可支持控制器130和存储器装置150之间的数据传输。存储器144可用作存储器系统110和控制器130的工作存储器。存储器144可存储用于支持存储器系统110和控制器130的操作的数据。控制器130可响应于来自主机102的请求来控制存储器装置150执行读取操作、写入操作、编程操作和擦除操作。控制器130可将从存储器装置150读取的数据输出给主机102，并且将从主机102提供的数据存储到存储器装置150中。存储器144可存储控制器130和存储器装置150执行这些操作所需的数据。存储器144可由易失性存储器来实施。作为示例而非限制，存储器144可由静态随机存取存储器SRAM或动态随机存取存储器DRAM来实施。存储器144可被设置在控制器130的内部或外部。图1例示设置在控制器130内的存储器144的示例。在实施例中，存储器144可以由具有在存储器144和控制器130之间传送数据的存储器接口的外部易失性存储器实施。处理器134可控制存储器系统110的全部操作。处理器134可使用固件以控制存储器系统110的全部操作。固件可被称为闪存转换层FTL。控制器130的处理器134可包括用于执行存储器装置150的坏块管理操作的管理单元未示出。管理单元可在包括在存储器装置150中的多个存储块152至156之中的坏块进行检查的坏块管理操作。坏块可包括其中在编程操作期间由于NAND闪速存储器的特征而发生编程失败的块。管理单元可将坏块的编程失败数据写入新存储块。在具有3D堆叠结构的存储器装置150中，坏块管理操作可能降低存储器装置150的使用效率和存储器系统110的可靠性。因此，坏块管理操作需要被更可靠地执行。图2是示出存储器装置150的示意图。参照图2，存储器装置150可包括多个存储块0至N-1，并且块0到N-1中的每一个可包括例如2M个页面的多个页面，其数量可根据电路设计而变化。包括在各个存储块0至N-1中的存储器单元可以是存储1位数据的单层单元SLC或存储2位或更多位数据的多层单元MLC中的一个或多个。在实施例中，存储器装置150可包括多个三层单元TLC，每个三层单元存储3位数据。在另一实施例中，存储器装置可包括多个四层单元QLC，每个四层单元存储4位数据。图3是示出存储器装置150中的存储块的存储器单元阵列的示例性配置的电路图。参照图3，可对应于包括在存储器系统110的存储器装置150中的多个存储块152至156中的任意一个的存储块330可包括联接到多个相应位线BL0至BLm-1的多个单元串340。每个列的单元串340可包括一个或多个漏极选择晶体管DST和一个或多个源极选择晶体管SST。在漏极选择晶体管DST和源极选择晶体管SST之间，多个存储器单元MC0至MCn-1可串联联接。在实施例中，存储器单元晶体管MC0至MCn-1中的每一个可通过能够存储多位的数据信息的MLC来实施。单元串340中的每一个可电联接到多个位线BL0至BLm-1中的相应位线。例如，如图3所示，第一单元串联接到第一位线BL0，并且最后单元串联接到最后位线BLm-1。虽然图3示出NAND闪速存储器单元，但是本发明不限于此方式。注意的是，存储器单元可以是NOR闪速存储器单元，或者包括组合在其中的两种或更多种存储器单元的混合闪速存储器单元。并且，应注意的是，存储器装置150可以是包括作为电荷存储层的导电浮栅的闪速存储器装置或包括作为电荷存储层的绝缘层的电荷撷取闪速CTF存储器。存储器装置150可进一步包括电压供给单元310，其提供包括根据操作模式供给到字线的编程电压、读取电压和通过电压的字线电压。电压供给单元310的电压生成操作可由控制电路未示出来控制。在控制电路的控制下，电压供给单元310可选择存储器单元阵列的存储块或扇区中的一个，选择所选择的存储块的字线中的一个，并且按需要将字线电压提供给所选择的字线和未选择的字线。存储器装置150可包括由控制电路控制的读取写入电路320。在验证正常读取操作期间，读取写入电路320可用作用于从存储器单元阵列读取数据的读出放大器。在编程操作期间，读取写入电路320可根据待存储在存储器单元阵列中的数据用作用于驱动位线的写入驱动器。在编程操作期间，读取写入电路320可从缓冲器未示出接收待存储到存储器单元阵列中的数据并且根据接收的数据来将电流或电压提供给位线。读取写入电路320可包括分别对应于列或位线或列对或位线对的多个页面缓冲器322至326。页面缓冲器322至326中的每一个可包括多个锁存器未示出图4是示出存储器装置150的示例性3D结构的示意图。存储器150可由2D或3D存储器装置来实施。具体地，如图4所示，存储器装置150可由具有3D堆叠结构的非易失性存储器装置来实施。当存储器装置150具有3D结构时，存储器装置150可包括每个具有3D结构或竖直结构的多个存储块BLK0至BLKN-1。图5至图7是示出根据实施例的存储器系统的操作的示图。参照图5至图7，可理解的是，参照图1所示的数据处理系统100的配置示出了包括主机102和存储器系统110的数据处理系统100的配置。如参照图1所述，存储器系统110包括控制器130和非易失性存储器装置150。控制器130包括处理器134和易失性存储器144。处理器134包括主机控制器510和存储器控制器520。此外，如参照图1所述，非易失性存储器装置150包括多个存储块BLOCK。此处，如参照图2所述，存储块BLOCK中的每一个包括多个页面。为便于说明，图5至图7示出了存储器系统110中仅包括单个非易失性存储器装置150的配置。特别地，可包括更多数量的非易失性存储器装置。此外，仅仅是为便于说明，图5至图7示出了非易失性存储器装置150中包括六个存储块BLOCK的配置。实际上，可包括更多数量的存储块。另外，已经在图1中示出的包括在控制器130中的主机接口132、ECC单元138、电源管理单元140和NAND闪存控制器142在图5至图7中被示出为不被包括在控制器130中。仅仅是为便于说明而从附图中省略它们。然而，应当注意的是，根据各个实施例，控制器的这些元件实际上可被包括在控制器130中。参照图5，非易失性存储器装置150包括多个存储块BLOCK。存储块BLOCK中的每一个包括多个页面未示出。易失性存储器144可临时存储待在主机102和非易失性存储器装置150之间传输的数据。注意的是，易失性存储器144对应于参照图1描述的存储器144。如图所示，易失性存储器144可被包括在控制器130中。例如，易失性存储器144可被设置在存储器系统110中的控制器130的外部。控制器130可进入独占操作模式。控制器130可响应于主机102的请求、检查非易失性存储器装置150的状态的结果和或对非易失性存储器装置150执行的合并操作中的至少一个而进入独占操作模式如附图标记1301所示。在通过操作1301进入独占模式之后，控制器130可在独占模式的进入时段期间，独占地使用易失性存储器144来执行合并操作如附图标记1302所示。此外，在通过操作1302独占地使用易失性存储器144执行合并操作之后，控制器130可在完成合并操作时退出独占模式如附图标记1303所示。此外，响应于通过操作1301进入独占模式，控制器130可将存储在易失性存储器144中的数据清除到非易失性存储器装置150。控制器130可在独占模式的进入时段期间，独占地使用易失性存储器144的全部区域来执行合并操作。将存储在易失性存储器144中的数据清除到非易失性存储器装置150的操作可包括复制存储在易失性存储器装置144中的所有数据，并将它们存储在非易失性存储器装置150的区域中。在完成清除操作之后，控制器130可丢弃存储在易失性存储器144中的所有数据，使得易失性存储器144的全部区域可被独占地用于执行合并操作。此外，响应于通过操作1301进入的独占模式，控制器130可将存储在易失性存储器144中的数据中、被更新到非易失性存储器装置150的数据的状态转换成丢弃状态。在这种情况下，控制器130可在独占模式的进入时段期间，通过独占地使用易失性存储器144中比为一般合并操作指定的区域更宽的区域来执行合并操作。此处，如参照图1所描述的，因为易失性存储器144可用于各种目的，例如作为写入缓冲器高速缓冲器、读取缓冲器高速缓冲器和映射缓冲器高速缓冲器，所以易失性存储器144的内部存储空间通常根据各种用途而被划分成各种区域，并且所划分区域被单独管理。因此，在普通易失性存储器144的情况下，其内部存储空间的一些区域可被预先指定为用于合并操作的区域。此处，响应于通过操作1301进入的独占模式，根据实施例的控制器130可将存储在易失性存储器144的存储空间中未被预先指定为合并操作的区域中的数据中被更新到非易失性存储器装置150的数据的状态转换成丢弃状态。因此，根据实施例的控制器130可在独占模式的进入时段期间，独占地使用易失性存储器144中比为一般合并操作指定的区域更宽的区域来执行合并操作。存储在易失性存储器144中的数据中被更新到非易失性存储器装置150的数据可包括存储在易失性存储器144中的数据中已经通过诸如检查点操作的操作而被存储到非易失性存储器装置150的数据。因此，控制器130可在独占模式进入时段期间，将存储在易失性存储器144中的数据中被更新到非易失性存储器装置150的数据的状态转换成丢弃状态，然后使用对应的区域来执行合并操作。响应于通过操作1301进入的独占模式，控制器130可将存储器系统110的状态转换成忙碌状态，并且可通知主机102存储器系统处于忙碌状态。当通过控制器130的操作，主机102接收到存储器系统110处于忙碌状态的通知时，在通过操作1302以独占模式执行合并操作的同时，控制器130不会从主机102接收任意请求，诸如读取请求或写入请求。此外，响应于通过操作1303退出独占模式，控制器130可将存储器系统110的状态转换成就绪状态，并且可将该通知提供至主机102。以这种方式，因为主机102识别出存储器系统110处于就绪状态，所以在通过操作1303退出独占模式之后，控制器130可再次从主机102接收任意请求，诸如读取请求或写入请求。合并操作可包括将包括在非易失性存储器装置150的存储块BLOCK中的至少两个牺牲存储块中的有效数据进行合并，并将所合并有效数据传递至目标存储块。例如，合并操作可以是垃圾收集操作、读取回收操作、损耗均衡操作或映射更新操作。因为可如上所述定义合并操作，所以在操作1301中，控制器130可根据以下四种条件选择是否进入独占模式。在操作1301中，控制器130的第一条件对应于检查包括在非易失性存储器装置150中的存储块BLOCK中的空闲存储块的比例的情况。作为检查的结果，当比例等于或小于预定值并因此需要执行合并操作时，控制器130进入独占模式。如果所检查的比例大于预定值，则不需要执行合并操作，使得控制器130不进入独占模式。换言之，上述第一条件对应于当控制器130确定需要执行合并操作时，控制器130进入独占模式并执行合并操作的情况。在操作1301中，控制器130的第二条件对应于当执行合并操作时检查包括在存储块中的牺牲存储块中的有效页面的总数量的情况。当检查的有效页面的总数量等于或大于的预定值时，控制器130进入独占模式。如果检查的有效页面的总数量小于预定值，则控制器130可不进入独占模式。换言之，上述第二条件对应于以下情况：即使当已经确定执行合并操作时，只有当包括在牺牲存储块中的有效页面的数量足够时，控制器130才能进入独占模式并执行合并操作。在操作1301中，控制器130的第三条件对应于当执行合并操作时，控制器130可无条件地进入独占模式的情况。换言之，上述第三条件对应于以下情况：如果已经确定执行合并操作，则在不像上述第二条件那样执行另外的确定操作的情况下，控制器130无条件地进入独占模式，然后执行合并操作。在操作1301中，控制器130的第四条件对应于当响应于来自主机102的请求执行合并操作时，控制器130会进入独占模式的情况。换言之，上述第四条件对应于以下情况：如果响应于来自主机102的请求应当执行合并操作，则控制器130以与上述第三条件相同的方式无条件地进入独占模式，然后执行合并操作。作为参考，如上所述，在操作1301中，控制器130可在不同种类的条件下进入独占模式。设计者可选择控制器130进入独占模式的条件。在上述实施例中，虽然只有符合第一条件的操作被描述为对应于控制器130根据其自己的确定执行合并操作的情况，在该第一条件中，应当检查包括在非易失性存储器装置150中的存储块中的空闲存储块的比例，但这仅是一个实施例。换言之，控制器130根据其自身的确定执行合并操作的情况不限于符合第一条件的操作。根据设计者的选择，可改变控制器130根据其自身的确定选择是否执行合并操作的方案。如图5所示，控制器130包括处理器134。处理器134包括主机控制器510和存储器控制器520。因此，控制器130的上述操作1301、1302、1303可集中于包括在控制器130的处理器134中的主机控制器510和存储器控制器520的操作。然而，将根据实施例的控制器130的上述操作1301、1302、1303集中在包括在控制器130的处理器134中的主机控制器510和存储器控制器520的操作，其意图在于仅示出一个实施例。应当注意的是，根据设计者的选择，也可使用各种其它部件来实现控制器130的上述操作1301、1302、1302。此处，主机控制器510可处理与主机102的操作。作为示例而非限制，参照图1，主机控制器510和存储器控制器520可一起被包括在处理器134中，使得主机控制器510和存储器控制器520彼此联接。主机控制器510可通过主机接口单元132处理与主机102的操作。存储器控制器520可联接到主机控制器510。存储器控制器520可处理与非易失性存储器装置150的操作。一起参照图1，存储器控制器520和主机控制器510可一起被包括在处理器134中，使得存储器控制器520和主机控制器510彼此联接。存储器控制器520可通过NAND闪存控制器142处理与非易失性存储器装置150的操作。如图6和图7所示，利用包括在控制器130的处理器134中的主机控制器510和存储器控制器520的操作，将更具体地描述控制器130的上述操作1301、1302、1303。详细地，参照图6，主机控制器510可根据以下两种条件选择是否进入独占模式。根据第一条件，主机控制器510响应于从存储器控制器520传输的独占模式进入请求而进入独占模式。换言之，主机控制器510可响应于从存储器控制器520传输的独占模式进入请求而进入独占模式，响应于进入独占模式而将存储器系统110的状态转换成忙碌状态，然后将该通知提供至主机102如附图标记5101所示。根据第二条件，主机控制器510响应于来自主机102的执行合并操作的请求而进入独占模式。换言之，主机控制器510可响应于来自主机102的执行合并操作的请求而进入独占模式，请求存储器控制器520执行合并操作，响应于进入独占模式而将存储器系统110的状态转换成忙碌状态，然后将该通知提供至主机102如附图标记5102所示。在操作5102中，主机控制器510可响应于来自主机102的合并操作请求，请求存储器控制器520来执行合并操作。因此，存储器控制器520可响应于操作5102而无条件地执行合并操作，而不执行响应于来自主机控制器510的合并操作请求而选择是否执行合并操作的另外的操作。因为在进入独占模式之后，主机102通过主机控制器510的操作识别出存储器系统110处于忙碌状态，所以在独占模式进入周期期间，主机控制器510不会从主机102接收任意请求，诸如读取请求或写入请求。主机控制器510可响应于从存储器控制器520传输的独占模式退出请求而退出独占模式。换言之，主机控制器510可响应于从存储器控制器520传输的独占模式退出请求而退出独占模式，响应于退出独占模式而将存储器系统110的状态转换成就绪状态，然后将该通知提供至主机102如附图标记5103所示。这样，因为在退出独占模式之后，主机102通过主机控制器510的操作识别出存储器系统110处于就绪状态，所以在退出独占模式之后，主机控制器510可从主机102接收任意请求，诸如读取请求或写入请求。参照图7，在通过主机控制器510进入独占模式之前的状态下，存储器控制器520可根据以下三种条件生成独占模式进入请求。存储器控制器520可将独占模式进入请求传输到主机控制器510。根据第一条件，检查包括在非易失性存储器装置150中的存储块BLOCK中的空闲存储块的比例，并且当该比例等于或小于预定值时，存储器控制器520生成独占模式进入请求并将其传输至主机控制器510如附图标记5201所示。如果该比例大于预定值，则存储器控制器520可不生成独占模式进入请求。换言之，上述第一条件可对应于以下情况：当空闲存储块的数量显著小于或相对小于非易失性存储器装置中的其它存储块的数量并且需要执行合并操作时，存储器控制器520生成独占模式进入请求并将其传输至主机控制器510，从而可执行合并操作。根据第二条件，当执行合并操作时，检查包括在存储块BLOCK中的牺牲存储块中的有效页面的总数量，并且当检查的有效页面的总数量等于或大于预定值时，存储器控制器520生成独占模式进入请求并将其传输至主机控制器510如附图标记5202所示。如果作为检查的结果，有效页面的总数量小于预定值，则存储器控制器520可不生成独占模式进入请求。换言之，上述第二条件可以是以下情况：当包括在牺牲存储块中的有效页面的数量足够时，存储器控制器520生成独占模式进入请求并将其传输至主机控制器510从而可执行合并操作之后执行的合并操作。第三个条件对应于在合并操作期间存储器控制器520无条件地生成独占模式进入请求并将其传输至主机控制器510的情况如附图标记5203所示。换言之，上述第三条件可以是以下情况：在合并操作期间，在不像上述第二条件那样执行另外的确定操作的情况下，存储器控制器520无条件地生成独占模式进入请求，然后将独占模式进入请求传输至主机控制器510，从而可执行合并操作。作为参考，如上所述，存储器控制器520可包括生成独占模式进入请求的不同种类的条件。设计者可选择存储器控制器520生成独占模式进入请求并将其传输至主机控制器510的条件。在上述实施例中，虽然只有符合第一条件的操作被描述为对应于存储器控制器520根据其自己的确定生成独占模式进入请求的情况，在该第一条件中，检查包括在非易失性存储器装置150中的存储块中的空闲存储块的比例，但这仅是一个实施例。换言之，存储器控制器520根据其自身的确定生成独占模式进入请求的情况不限于符合第一条件的操作。根据设计者的选择，可改变存储器控制器520根据其自身的确定选择是否生成独占模式进入请求的方案。此外，响应于通过主机控制器510进入独占模式，存储器控制器520可将存储在易失性存储器144中的数据清除到非易失性存储器装置150如附图标记5204所示。在这种情况下，在独占模式的进入时段期间，存储器控制器520可独占地使用易失性存储器144的全部区域来执行合并操作。此处，将存储在易失性存储器144中的数据清除到非易失性存储器装置150的操作可包括对存储在易失性存储器装置1400中的所有数据进行复制，并且将这些数据存储到在非易失性存储器装置150中形成的设置区域。因此，在清除操作之后，存储器控制器520可将存储在易失性存储器144中的所有数据的状态转换成丢弃状态，使得易失性存储器144的全部区域可被独占地用于执行合并操作。此外，响应于通过主机控制器510进入独占模式，存储器控制器520可将存储在易失性存储器144中的数据中、被更新到非易失性存储器装置150的数据的状态转换成丢弃状态如附图标记5205所示。在这种情况下，在独占模式的进入时段期间，存储器控制器520可独占地使用易失性存储器144中比为一般合并操作指定的区域更宽的区域来执行合并操作。此处，如参照图1所描述的，因为易失性存储器144可用于各种目的，例如作为写入缓冲器高速缓冲器、读取缓冲器高速缓冲器和映射缓冲器高速缓冲器，所以易失性存储器144的内部存储空间通常根据使用目的而被划分成各种区域，并且所划分区域被单独管理。因此，在普通易失性存储器144中，其内部存储空间的一些区域可被预先指定为用于合并操作的区域。此处，响应于通过主机控制器510进入独占模式，根据实施例的存储器控制器520可将存储在易失性存储器144的存储空间中未被预先指定为合并操作的区域中的数据中、被更新到非易失性存储器装置150的数据的状态转换成丢弃状态。因此，在独占模式的进入时段期间，根据实施例的存储器控制器520可独占地使用易失性存储器144中比为一般合并操作指定的区域更宽的区域来执行合并操作。此外，存储在易失性存储器144中的数据中、被更新到非易失性存储器150的数据可表示存储在易失性存储器144中的数据中已经通过诸如检查点操作而被存储到非易失性存储器150的数据。因此，在独占模式进入时段期间，存储器控制器520可将存储在易失性存储器144中的数据中、被更新到非易失性存储器装置150的数据的状态转换成丢弃状态，然后使用对应的区域来执行合并操作。此外，在独占模式的进入时段期间，在独占地使用易失性存储器144执行合并操作之后，存储器控制器520可响应于完成合并操作而生成独占模式退出请求，并将其传输至主机控制器510如附图标记5206所示。因此，存储器控制器520可通过主机控制器510退出独占模式。图8至图16是示意性示出图1的数据处理系统的应用示例的示图。图8是示意性地示出根据本实施例的包括存储器系统的数据处理系统的另一示例的示图。图8示意性地示出应用了根据本实施例的存储器系统的存储卡系统。参照图8，存储卡系统6100可包括存储器控制器6120、存储器装置6130和连接器6110。存储器控制器6120可连接到由非易失性存储器实现的存储器装置6130。存储器控制器6120可被配置成访问存储器装置6130。作为示例而非限制，控制器6120可控制存储器装置6130的读取操作、写入操作、擦除操作和后台操作。存储器控制器6120可被配置成提供存储器装置6130和主机之间的接口并且使用固件来控制存储器装置6130。也就是说，存储器控制器6120可对应于参照图1和图5描述的存储器系统110的控制器130。存储器装置6130可对应于参照图1和图5描述的存储器系统110的存储器装置150。因此，存储器控制器6120可包括RAM、处理单元、主机接口、存储器接口和错误校正单元。存储器控制器130可进一步包括图5所示的元件。存储器控制器6120可通过连接器6110与外部装置，例如图1的主机102通信。例如，如参照图1描述的，存储器控制器6120可根据诸如以下的各种通信协议中的一种或多种与外部装置通信：通用串行总线USB、多媒体卡MMC、嵌入式MMCeMMC、外围组件互连PCI、高速PCIPCIe、高级技术附件ATA、串行ATA、并行ATA、小型计算机系统接口SCSI、增强型小型磁盘接口EDSI、电子集成驱动路IDE、火线、通用闪存UFS、WIFI和蓝牙。因此，根据本实施例的存储器系统和数据处理系统可应用于有线无线电子装置，或者特定的移动电子装置。存储器装置6130可由易失性存储器来实施。例如，存储器装置6130可由诸如以下的各种非易失性存储器装置来实施：可擦除可编程ROMEPROM、电可擦除可编程ROMEEPROM、NAND闪存、NOR闪存、相变RAMPRAM、电阻式RAMReRAM、铁电RAMFRAM和自旋转移力矩磁阻RAMSTT-MRAM。存储器装置6130可包括图5的存储器装置150中的多个管芯。存储器控制器6120和存储器装置6130可被集成到单个半导体装置中。例如，存储器控制器6120和存储器装置6130可通过集成到单个半导体装置中来构造固态驱动器SSD。此外，存储器控制器6120和存储器装置6130可构造诸如以下的存储卡：PC卡PCMCIA：个人计算机存储卡国际协会、标准闪存CF卡、智能媒体卡例如，SM和SMC、记忆棒、多媒体卡例如，MMC、RS-MMC、微型MMC和eMMC、SD卡例如，SD、迷你SD、微型SD和SDHC以及通用闪存UFS。图9是示意性地示出根据本实施例的包括存储器系统的数据处理系统的另一示例的示图。参照图9，数据处理系统6200可包括具有一个或多个非易失性存储器的存储器装置6230和用于控制存储器装置6230的存储器控制器6220。图9所示的数据处理系统6200可用作如参照图1描述的诸如存储卡CF、SD、微型SD等或USB装置的存储介质。存储器装置6230可对应于图1和图5所示的存储器系统110中的存储器装置150。存储器控制器6220可对应于图1和图5所示的存储器系统110中的控制器130。存储器控制器6220可响应于主机6210的请求来控制对存储器装置6230的读取操作、写入操作或擦除操作。存储器控制器6220可包括一个或多个CPU6221、诸如RAM6222的缓冲存储器、ECC电路6223、主机接口6224和诸如NVM接口6225的存储器接口。CPU6221可控制对存储器装置6230的全部操作，例如读取操作、写入操作、文件系统管理操作和坏页面管理操作。RAM6222可根据CPU6221的控制而操作。RAM6222可用作工作存储器、缓冲存储器或高速缓冲存储器。当RAM6222用作工作存储器时，由CPU6221处理的数据可临时被存储在RAM6222中。当RAM6222用作缓冲存储器时，RAM6222可以用于缓存从主机6210传输至存储器装置6230或从存储器装置6230传输至主机6210的数据。当RAM6222用作高速缓冲存储器时，RAM6222可以辅助低速存储器装置6230以高速运转。ECC电路6223可对应于图1所示的控制器130的ECC单元138。如参照图1所述，ECC电路6223可生成用于校正从存储器装置6230提供的数据的失败位或错误位的ECC错误校正码。ECC电路6223可对被提供至存储器装置6230的数据执行错误校正编码，由此形成具有奇偶校验位的数据。奇偶校验位可被存储在存储器装置6230中。ECC电路6223可对从存储器装置6230输出的数据执行错误校正解码。此时，ECC电路6223可以使用奇偶校验位来校正错误。例如，如参照图1描述的，ECC电路6223可以使用LDPC码、BCH码、涡轮码、里德-所罗门码、卷积码、RSC或诸如TCM或BCM的编码调制来校正错误。存储器控制器6220可通过主机接口6224将数据传输至主机6210从主机6210接收数据。存储器控制器6220可通过NVM接口6225将数据传输至存储器装置6230从存储器装置6230接收数据。主机接口6224可通过PATA总线、SATA总线、SCSI、USB、PCIe或NAND接口连接到主机6210。存储器控制器6220可以利用诸如WiFi或长期演进LTE具有移动通信协议的无线通信功能。存储器控制器6220可以连接到外部装置，例如主机6210或另一外部装置，并且然后将数据传输至外部装置从外部装置接收数据。具体地，因为存储器控制器6220通过一种或多种各种通信协议与外部装置通信，所以根据本实施例的存储器系统和数据处理系统可以应用子有线无线电子装置或特别是移动电子装置。图10是示意性地示出根据本实施例的包括存储器系统的数据处理系统的另一示例的示图。图10示意性地示出应用了根据本实施例的存储器系统的SSD。参照图10，SSD6300可包括控制器6320和包括多个非易失性存储器的存储器装置6340。控制器6320可对应于图1和图5的存储器系统110的控制器130。存储器装置6340可对应于图1和图5的存储器系统中的存储器装置150。更具体地，控制器6320可通过多个通道CH1至CHi连接至存储器装置6340。控制器6320可包括一个或多个处理器6321、缓冲存储器6325、ECC电路6322、主机接口6324和存储器接口，例如非易失性存储器接口6326。缓冲存储器6325可以临时存储从主机6310提供的数据或从包括在存储器装置6340中的多个闪速存储器NVM提供的数据，或临时存储多个闪速存储器NVM的元数据，例如包括映射表的映射数据。缓冲存储器6325可由诸如DRAM、SDRAM、DDRSDRAM、LPDDRSDRAM和GRAM的易失性存储器或诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器来实施。为便于描述，图9示出了缓冲存储器6325存在于控制器6320中。然而，缓冲存储器6325可以存在于控制器6320外部。ECC电路6322可在编程操作期间计算待被编程到存储器装置6340中的数据的ECC值。ECC电路6322可在读取操作期间基于ECC值对从存储器装置6340读取的数据执行错误校正操作。ECC电路6322可在失败的数据恢复操作期间对从存储器装置6340恢复的数据执行错误校正操作。主机接口6324可为外部装置例如主机6310提供接口功能。非易失性存储器接口6326可为通过多个通道连接的存储器装置6340提供接口功能。此外，可提供应用了图1和图5的存储器系统110的多个SSD6300以实施例如RAID独立磁盘的冗余阵列系统的数据处理系统。此时，RAID系统可包括多个SSD6300和用于控制多个SSD6300的RAID控制器。当RAID控制器响应于从主机6310提供的写入命令执行编程操作时，RAID控制器可根据多个RAID级别，即，从SSD6300中的主机6310提供的写入命令的RAID级别信息，在SSD6300中选择一个或多个存储器系统或SSD6300。RAID控制器可将对应于写入命令的数据输出到所选择SSD6300。此外，当RAID控制器响应于从主机6310提供的读取命令执行读取命令时，RAID控制器可根据多个RAID级别，即，从SSD6300中的主机6310提供的读取命令的RAID级别信息，在SSD6300中选择一个或多个存储器系统或SSD6300。RAID控制器可将从所选择SSD6300读取的数据提供至主机6310。图11是示意性地示出根据本实施例的包括存储器系统的数据处理系统的另一示例的示图。图11示意性地示出了应用了根据本实施例的存储器系统的嵌入式多媒体卡eMMC。参照图11，eMMC6400可包括控制器6430和由一个或多个NAND闪速存储器实施的存储器装置6440。控制器6430可对应于图1和图5的存储器系统110的控制器130。存储器装置6440可对应于图1和图5的存储器系统110中的存储器装置150。更具体地，控制器6430可通过多个通道连接到存储器装置6440。控制器6430可包括一个或多个内核6432、主机接口6431和例如NAND接口6433的存储器接口。内核6432可控制eMMC6400的全部操作。主机接口6431可提供控制器6430和主机6410之间的接口功能。NAND接口6433可提供存储器装置6440和控制器6430之间的接口功能。例如，主机接口6431可用作例如参照图1描述的MMC接口的并行接口。此外，主机接口6431可用作串行接口，例如UHS超高速-IUHS-II接口。图12至图15是示意性地示出根据实施例的包括存储器系统的数据处理系统的其它示例的示图。图12至图15示意性地示出了应用了根据本实施例的存储器系统的UFS通用闪速存储系统。参照图12至图15，UFS系统6500、6600、6700和6800可分别包括主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830。主机6510、6610、6710和6810可用作有线无线电子装置或特别是移动电子装置的应用处理器，UFS装置6520、6620、6720和6820可用作嵌入式UFS装置，并且UFS卡6530、6630、6730和6830可用作外部嵌入式UFS装置或可移除UFS卡。在各个UFS系统6500、6600、6700、6800中的主机6510、6610、6710、6810、UFS装置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830可通过UFS协议与例如有线无线电子装置或特别是移动电子装置的外部装置通信，并且UFS装置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830可由图1和图5所示的存储器系统110来实施。例如，在UFS系统6500、6600、6700、6800中，UFS装置6520、6620、6720、6820可参照图9至图11描述的数据处理系统6200、SSD6300或eMMC6400的形式来实施，并且UFS卡6530、6630、6730、6830可参照图8描述的存储卡系统6100的形式来实施。此外，在UFS系统6500、6600、6700、6800中，主机6510、6610、6710、6810、UFS装置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830可通过例如MIPI移动工业处理器接口中的MIPIM-PHY和MIPIUniPro统一协议的UFS接口来彼此通信。此外，UFS装置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830可根据除UFS协议之外的例如UFD、MMC、SD、迷你SD和微型SD的各种协议彼此通信。在图12所示的UFS系统6500中，主机6510、UFS装置6520和UFS卡6530中的每一个可包括UniPro。主机6510可执行交换操作，以与UFS装置6520和UFS卡6530通信。特别地，主机6510可通过例如在UniPro处的L3交换的链路层交换与UFS装置6520或UFS卡6530通信。此时，UFS装置6520和UFS卡6530可通过在主机6510的UniPro处的链路层交换来与彼此通信。在本实施例中，为便于描述，已经例示其中一个UFS装置6520和一个UFS卡6530连接到主机6510的配置。然而，多个UFS装置和UFS卡可并行地或以星型形式连接到主机6410。星型形式可被实施为一种单个部件联接到多个装置以用于集中处理操作的布置。多个UFS卡可并行地或以星型形式连接到UFS装置6520或串联地或以链型形式连接到UFS装置6520。在图13所示的UFS系统6600中，主机6610、UFS装置6620和UFS卡6630中的每一个可包括UniPro，并且主机6610可通过执行交换操作的交换模块6640，例如，通过在UniPro处执行链路层交换例如L3交换的交换模块6640，与UFS装置6620或UFS卡6630通信。UFS装置6620和UFS卡6630可通过在UniPro处的交换模块6640的链路层交换来与彼此通信。在本实施例中，为便于描述，已经例示一个UFS装置6620和一个UFS卡6630连接到交换模块6640的配置。然而，多个UFS装置和UFS卡可并行地或以星型形式连接到交换模块6640。此外，多个UFS卡可串联地或以链型形式连接到UFS装置6620。在图14所示的UFS系统6700中，主机6710、UFS装置6720和UFS卡6730中的每一个可包括UniPro。主机6710可通过执行交换操作的交换模块6740，例如，通过在UniPro处执行例如L3交换的链路层交换的交换模块6740与UFS装置6720或UFS卡6730通信。此时，UFS装置6720和UFS卡6730可通过在UniPro处的交换模块6740的链路层交换来彼此通信。交换模块6740可在UFS装置6720内部或外部与UFS装置6720集成为一个模块。在本实施例中，为便于描述，已经例示一个UFS装置6720和一个UFS卡6730连接到交换模块6740的配置。然而，每个包括交换模块6740和UFS装置6720的多个模块可以并联地或以星型形式连接到主机6710，或者串联地或以链型形式连接到彼此。此外，多个UFS卡可以并行地或以星型形式连接到UFS装置6720。在图15所示的UFS系统6800中，主机6810、UFS装置6820和UFS卡6830中的每一个可包括M-PHY和UniPro。UFS装置6820可执行交换操作，以与主机6810和UFS卡6830通信。特别地，UFS装置6820可通过用于与主机6810通信的M-PHY和UniPro模块之间的交换操作并且通过用于与UFS卡6830通信的M-PHY和UniPro模块之间的交换操作，例如通过目标ID识别器交换操作来与主机6810或UFS卡6830通信。主机6810和UFS卡6830可通过UFS装置6820的M-PHY和UniPro模块之间的目标ID交换来彼此通信。在本实施例中，为便于描述，已经例示其中一个UFS装置6820连接到主机6810和一个UFS卡6830连接到UFS装置6820的配置。然而，多个UFS装置可并行地或以星型形式连接到主机6810或串联地或以链型形式连接到主机6810。多个UFS卡可并行地或以星型形式连接到UFS装置6820或串联地或以链型形式连接到UFS装置6820。图16是示意性地示出根据实施例的包括存储器系统的数据处理系统的另一示例的示图。图16示意性地示出了应用了根据本实施例的存储器系统的用户系统。参照图16，用户系统6900可包括应用处理器6930、存储器模块6920、网络模块6940、存储模块6950和用户接口6910。特别地，应用处理器6930可使用包括在诸如OS的用户系统6900中的部件。应用处理器6930可包括控制包括在用户系统6900中的部件的控制器、接口和图形引擎。应用处理器6930可作为片上系统SoC被提供。存储器模块6920可用作用户系统6900的主存储器、工作存储器、缓冲存储器或高速缓冲存储器。存储器模块6920可包括诸如DRAM、SDRAM、DDRSDRAM、DDR2SDRAM、DDR3SDRAM、LPDDRSDRAM、LPDDR2SDRAM和LPDDR3SDRAM的易失性RAM或诸如PRAM、ReRAM、MRAM和FRAM的非易失性RAM。例如，可基于POP堆叠封装封装并安装应用处理器6930和存储器模块6920。网络模块6940可与外部装置通信。例如，网络模块6940不仅可支持有线通信，还可支持诸如以下的各种无线通信：码分多址CDMA、全球移动通信系统GSM、宽带CDMAWCDMA、CDMA-2000、时分多址TDMA、长期演进LTE、全球微波接入互操作性Wimax、无线局域网WLAN、超宽带UWB、蓝牙、无线显示WI-DI，从而与包括移动电子装置的有线无线电子装置通信。因此，根据本发明的实施例的存储器系统和数据处理系统可应用于有线和或无线电子装置。网络模块6940可被包括在应用处理器6930中。存储模块6950可以存储数据，例如从应用处理器6930接收的数据，并且将存储的数据传输至应用处理器6930。存储模块6950可利用诸如以下的非易失性半导体存储器装置实现：相变RAMPRAM、磁性RAMMRAM、电阻式RAMReRAM、NAND闪存、NOR闪存和3维NAND闪存。存储模块6950可被提供为诸如用户系统6900的存储卡和外部驱动器的可移除存储介质。存储模块6950可对应于以上参照图1和图5描述的存储器系统110。此外，存储模块6950可被实施为如上参照图10至图15所述的SSD、eMMC和UFS。用户接口6910可包括用于将数据或命令输入到应用处理器6930或用于将数据输出到外部装置的接口。例如，用户接口6910可包括一些诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口以及诸如液晶显示器LCD、有机发光二极管OLED显示装置、有源矩阵OLEDAMOLED显示装置、发光二极管LED、扬声器和马达的用户输出接口。此外，当其中图1和图5的存储器系统110被应用于用户系统6900的移动电子装置时，应用处理器6930可控制移动电子装置的全部操作。网络模块6940可用作用于控制与外部装置的有线无线通信的通信模块。用户接口6910可在移动电子装置的显示触摸模块上显示由处理器6930处理的数据。用户接口6910可支持从触摸面板接收数据的功能。在各个实施例中，在存储器系统响应于主机的请求、检查非易失性存储器装置的状态的结果或对非易失性存储器装置执行的合并操作而进入独占模式之后，可在独占模式中独占地使用易失性存储器装置来执行合并操作。因此，可提高、增强或最大化存储器系统在执行合并操作中的性能。虽然为了说明的目的已经描述各个实施例，但是对于本领域技术人员显而易见的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种改变和变型。

权利要求：1.一种存储器系统，包括：非易失性存储器装置，其包括多个存储块，所述存储块中的每一个包括多个页面；易失性存储器装置，其临时存储待在主机和所述非易失性存储器装置之间传输的数据；以及控制器，响应于所述主机的请求、检查所述非易失性存储器装置的状态的结果和对所述非易失性存储器装置执行的合并操作中的至少一个而进入独占模式，在所述独占模式的进入时段期间独占地使用所述易失性存储器装置来执行所述合并操作，并且响应于完成所述合并操作而退出所述独占模式。2.根据权利要求1所述的存储器系统，其中所述控制器包括：主机控制器，其处理所述控制器和所述主机之间的操作；存储器控制器，其与所述主机控制器联接，并处理所述控制器和所述非易失性存储器装置之间的操作，并且其中所述存储器控制器响应于完成所述合并操作的执行而将独占模式退出请求传输至所述主机控制器。3.根据权利要求2所述的存储器系统，其中所述主机控制器响应于从所述存储器控制器传输的独占模式进入请求而进入所述独占模式，并且响应于进入所述独占模式而通知所述主机转换为忙碌状态，并且其中所述主机控制器响应于从所述存储器控制器传输的所述独占模式退出请求而退出所述独占模式，并且响应于退出所述独占模式而通知所述主机转换成就绪状态。4.根据权利要求3所述的存储器系统，其中所述存储器控制器检查所述存储块中的空闲存储块的比例，并且当作为检查的结果，所述空闲存储块的比例等于或小于预定值时，将所述独占模式进入请求传输至所述主机控制器。5.根据权利要求3所述的存储器系统，其中当执行所述合并操作时，所述存储器控制器检查包括在所述存储块中的牺牲存储块中的有效页面的总数量，并且当作为检查的结果，所述有效页面的总数量等于或大于预定值时，所述存储器控制器将所述独占模式进入请求传输至所述主机控制器。6.根据权利要求3所述的存储器系统，其中每当执行所述合并操作时，所述存储器控制器将所述独占模式进入请求传输至所述主机控制器。7.根据权利要求2所述的存储器系统，其中所述主机控制器响应于从所述主机接收到执行所述合并操作的请求而进入所述独占模式，向所述存储器控制器请求所述合并操作的执行，并且响应于进入所述独占模式而通知所述主机转换成忙碌状态，并且其中所述主机控制器响应于从所述存储器控制器传输的所述独占模式退出请求而退出所述独占模式，并且响应于退出所述独占模式而通知所述主机转换成所述就绪状态。8.根据权利要求2所述的存储器系统，其中所述存储器控制器响应于进入所述独占模式，通过所述主机控制器将存储在所述易失性存储器装置中的数据清除到所述非易失性存储器装置，然后在所述独占模式的进入时段期间独占地使用所述易失性存储器装置对所述非易失性存储器装置执行所述合并操作。9.根据权利要求2所述的存储器系统，其中所述存储器控制器响应于进入所述独占模式，通过所述主机控制器将存储在所述易失性存储器装置中的数据中、被更新到所述非易失性存储器装置的数据的状态转换成丢弃状态，并且在所述独占模式的进入时段期间独占地使用所述易失性存储器装置对所述非易失性存储器装置执行所述合并操作。10.根据权利要求1所述的存储器系统，其中所述合并操作包括对包括在所述存储块中的至少两个牺牲存储块中的有效数据进行合并并且将所合并有效数据传输至目标存储块的操作。11.一种操作存储器系统的方法，所述存储器系统包括非易失性存储器装置和易失性存储器装置，所述非易失性存储器装置包括多个存储块，所述存储块中的每一个包括多个页面，并且所述易失性存储器装置临时存储待在主机和所述非易失性存储器装置之间传输的数据，所述方法包括：响应所述主机的请求、检查所述非易失性存储器装置的状态的结果和对所述非易失性存储器装置执行的合并操作中的至少一个而进入独占模式；在所述独占模式的进入时段期间，独占地使用所述易失性存储器装置执行所述合并操作；并且响应于完成所述合并操作的执行而退出所述独占模式。12.根据权利要求11所述的方法，其中所述存储器系统进一步包括主机控制器和存储器控制器，所述主机控制器处理所述存储器系统和所述主机之间的操作，所述存储器控制器与所述主机控制器联接并处理所述存储器系统和所述非易失性存储器装置之间的操作，并且其中所述退出包括在完成所述合并操作的执行之后通过所述存储器控制器生成独占模式退出请求，并且将所述独占模式退出请求传输至所述主机控制器。13.根据权利要求12所述的方法，其中所述进入包括：第一进入操作，响应于从所述存储器控制器传输至所述主机控制器的独占模式进入请求，通过所述主机控制器而进入所述独占模式；第二进入操作，响应于执行所述合并操作的请求，通过所述主机控制器而进入所述独占模式，所述请求从所述主机传输至所述主机控制器，并且由所述主机控制器请求所述存储器控制器执行所述合并操作；并且响应于通过所述第一进入操作和所述第二进入操作而进入所述独占模式，通过所述主机控制器通知所述主机所述存储器系统的状态被转换成忙碌状态。14.根据权利要求13所述的方法，其中所述进入进一步包括：通过所述存储器控制器来检查所述存储块中的空闲存储块的比例，当作为检查的结果，所述空闲存储块的比例等于或小于预定值时，所述存储器控制器生成所述独占模式进入请求，并且将所述独占模式进入请求传输至所述主机控制器。15.根据权利要求13所述的方法，其中所述进入进一步包括：当通过所述存储器控制器执行所述合并操作时，检查包括在所述存储块中的牺牲存储块中的有效页面的总数量，当作为检查的结果，所述有效页面的总数量等于或大于预定值时，所述存储器控制器生成所述独占模式进入请求，并且将所述独占模式进入请求传输至所述主机控制器。16.根据权利要求13所述的方法，其中所述进入进一步包括：每当通过所述存储器控制器执行所述合并操作时，所述存储器控制器生成所述独占模式进入请求，并且将所述独占模式进入请求传输至所述主机控制器。17.根据权利要求12所述的方法，其中所述退出进一步包括：响应于从所述存储器控制器传输至所述主机控制器的所述独占模式退出请求，所述主机控制器退出所述独占模式；并且响应于通过所述退出操作退出所述独占模式，所述主机控制器通知所述主机所述存储器系统的状态被转换成就绪状态。18.根据权利要求12所述的方法，进一步包括：响应于通过所述进入而进入所述独占模式，所述存储器控制器将存储在所述易失性存储器装置中的数据清除到所述非易失性存储器装置，然后执行所述独占地使用。19.根据权利要求12所述的方法，进一步包括：响应于通过所述进入而进入所述独占模式，所述存储器控制器将存储在所述易失性存储器装置中的数据中被更新到所述非易失性存储器装置的数据的状态转换成丢弃状态，然后执行所述独占地使用。20.根据权利要求11所述的方法，其中所述合并操作包括对包括在所述存储块中的至少两个牺牲存储块中的有效数据进行合并并且将所合并有效数据传输至目标存储块的操作。21.一种存储器系统，包括：非易失性存储器装置，其包括多个存储块，所述存储块中的每一个包括多个页面；易失性存储器装置，其存储在主机和所述非易失性存储器装置之间传输的数据；以及控制器，基于所述主机的请求、所述非易失性存储器装置的状态和对所述非易失性存储器装置执行的合并操作中的至少一个进入独占模式，在所述独占模式期间，独占地使用所述易失性存储器装置执行所述合并操作，并且响应于完成所述合并操作而退出所述独占模式。

百度查询： 爱思开海力士有限公司 存储器系统及该存储器系统的操作方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD