申请/专利权人：中国航空工业集团公司西安航空计算技术研究所

申请日：2019-11-21

公开（公告）日：2022-12-06

公开（公告）号：CN110941450B

主分类号：G06F9/30

分类号：G06F9/30

优先权：

专利状态码：有效-授权

法律状态：2022.12.06#授权;2020.04.24#实质审查的生效;2020.03.31#公开

摘要：本发明属于集成电路技术领域，具体涉及一种RISC处理器的指令发射处理电路；电路内部主要包括取指模块、预译码模块、译码模块、记分板模块，外部接口包括IcacheInstructionCache、寄存器文件RegisterFile，RF和执行单元；其中，所述取指模块与预译码模块、译码模块，Icache连接；所述预译码模块与取指模块、译码模块、记分板模块连接；所述译码模块与预译码模块、取指模块及执行单元连接；所述记分板模块与预译码模块及执行单元连接。采用RISC处理器的指令发射处理电路，有效的满足并提升了RISC处理器发射指令的时序性能要求，而且有利于其物理设计实现。

主权项：1.一种RISC处理器的指令发射处理电路，其特征在于：电路内部包括取指模块1、预译码模块2、译码模块3和记分板模块4；外部接口包括寄存器文件6、执行单元7和Icache5；所述取指模块1与预译码模块2、译码模块3和Icache5连接，用于实现从Icache5中取指令，将指令写入buffer中，供预译码模块2读取，根据译码模块3给的跳转指令信息进行取指地址更新；所述预译码模块2与取指模块1、译码模块3和记分板模块4连接，用于实现从取指模块1的buffer中读取2条指令，按照指令编码规则进行双发射指令预译码，并进行双发射指令之间的相关性检测，将译出的发射指令信息写入ibuffer中供译码模块3发射指令使用，同时将写入ibuffer的发射指令状态信息和译出的待发射指令信息输出给记分板模块4；所述记分板模块4与预译码模块2和执行单元7相连接，用于实现待发射指令和发射指令之间的相关性检测，根据预译码模块2给的待发射指令信息和写入ibuffer的发射指令状态信息及执行单元7的运算完成信号进行调度判断之后给预译码模块2输出读ibuffer发射指令的控制信号；所述译码模块3与预译码模块2、取指模块1和执行单元7相连接，用于实现2条指令发射功能，将预译码模块2ibuffer中读出的指令信息下发给执行单元7，并将发射的跳转指令信息输出给取指模块1，并根据执行单元7给的条件跳转指令操作数和发射的跳转指令信息给出条件跳转指令执行结果，将条件跳转指令执行结果输出给预译码模块2；所述执行单元7与译码模块3、记分板模块4和寄存器文件6相连接，用于实现译码模块3给的双发射指令的运算，其从寄存器文件6中读出源操作数，然后进行运算将运算结果写回寄存器文件6，并将运算完成信号输出给记分板模块4，将条件跳转指令操作数输出给译码模块3。

全文数据：

权利要求：

百度查询： 中国航空工业集团公司西安航空计算技术研究所 一种RISC处理器的指令发射处理电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD