申请/专利权人：英特尔公司

申请日：2020-03-18

公开（公告）日：2022-12-16

公开（公告）号：CN115481071A

主分类号：G06F13/42

分类号：G06F13/42;G06F12/0895

优先权：["20190419 US 62/836,288","20190910 US 16/566,865"]

专利状态码：在审-实质审查的生效

法律状态：2023.01.03#实质审查的生效;2022.12.16#公开

摘要：系统和设备可以包括控制器和命令队列，以缓冲进入设备的传入写请求。控制器可以通过链路从客户端将事务层分组TLP中非投递式写请求例如，延迟存储器写DMWr请求接收到命令队列；确定命令队列可以接受DMWr请求；从TLP识别成功完成SC消息，该成功完成消息指示DMWr请求被接受到命令队列中；并通过链路将指示DMWr请求已被接受到命令队列中的SC消息发送到客户端。控制器可以接收第二TLP中第二DMWr请求；确定命令队列已满；并响应于命令队列已满而发送要发送到客户端的存储器请求重试状况MRS消息。

主权项：1.一种设备，包括：输入输出IO接口，其用于通过链路将所述设备耦合到处理器；多个处理引擎；多个工作队列，其用于存储要由所述设备的处理引擎执行的工作的描述符；以及多个仲裁器，其包括用于将工作队列中的描述符分派到处理引擎的电路装置；以及配置寄存器，其包括组配置寄存器以存储数据，所述数据控制将所述处理引擎和工作队列映射到组中，每个组包括一个或多个工作队列和用于处理所述组的工作队列中的描述符的一个或多个处理引擎。

全文数据：

权利要求：

百度查询： 英特尔公司 针对计算机总线的非投递式写事务

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD