申请/专利权人：电子科技大学

申请日：2022-10-24

公开（公告）日：2023-01-06

公开（公告）号：CN115577762A

主分类号：G06N3/063

分类号：G06N3/063;G06N3/04;G06N3/08

优先权：

专利状态码：在审-实质审查的生效

法律状态：2023.01.24#实质审查的生效;2023.01.06#公开

摘要：本发明属于集成电路领域，具体涉及一种基于RISC‑V的AI计算异构系统。该系统主要包括：具有多种外设接口，用于发送自定义扩展指令的基于RISC‑V指令集的处理器；用于执行自定义扩展指令的NICENucleiInstructionCo‑unitExtension，核指令协同单元扩展协处理器模块；用于暂存参数的寄存器表模块；用于外部SRAM控制的SRAM控制器模块；包含仲裁模块和PEProcessingElements，处理单元计算单元，用于实现神经网络硬件加速计算的PE阵列计算模块。RISC‑V处理器通过NICE总线传输自定义扩展指令到NICE核协处理器，根据配置参数控制、调度PE阵列完成高效计算，大幅度减少了对存储空间的访问，降低功耗。同时该系统能够改变配置参数重构PE阵列，提升了通用性和灵活性。

主权项：1.一种基于RISC-V的AI计算异构系统，其特征在于，包括：基于RISC-V指令集的处理器，定义为RISC-V处理器，用于发送自定义扩展指令，并具有多种外设接口；NICE核协处理器，用于执行自定义扩展指令，包含指令译码模块、指令执行模块、顶层控制模块；寄存器表，用于暂存RISC-V处理器通过自定义扩展指令传输的各类配置参数；第一SRAM控制器，用于控制第一外部SRAM；第二SRAM控制器，用于控制第二外部SRAM；PE阵列计算模块，用于实现神经网络硬件加速计算，包含仲裁模块和PE计算单元；其中，所述RISC-V处理器通过NICE总线接口与NICE核协处理器连接，RISC-V处理器接收上位机基于AI计算内容所生成的配置参数，该配置参数是以自定义扩展指令形式下载到RISC-V处理器，RISC-V处理器通过NICE总线接口将参数传递到NICE核协处理器；所述NICE核协处理器分别与第一SRAM控制器、寄存器表、PE阵列计算模块连接，NICE核协处理器通过指令译码模块处理接收到的自定义扩展指令，将其转化为相应功能的使能信号，所述指令执行模块用于接收使能信号，并执行指令功能，所述顶层控制模块用于控制PE阵列计算模块的参数调度；所述自定义扩展指令包括写SRAM、读SRAM、初始化网络配置、初始化计算配置以及启动网络计算；所述寄存器表分别与PE阵列计算模块和RISC-V处理器连接，寄存器表接收并缓存PE阵列的配置参数和输入数据，所述配置参数包括PE阵列网络配置参数、权重、仲裁模块配置参数；寄存器表还接收PE阵列计算模块得到的最终计算结果，并通过RISC-V处理器回传到上位机；所述第一SRAM控制器分别连接第一外部SRAM和NICE核协处理器，第一SRAM控制器控制第一外部SRAM进行配置参数的读写；所述第二SRAM控制器分别连接第二外部SRAM和PE阵列计算模块，第二SRAM控制器控制第二外部SRAM进行计算参数的读写。

全文数据：

权利要求：

百度查询： 电子科技大学 一种基于RISC-V的AI计算异构系统

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD