申请/专利权人：三未信安科技股份有限公司;山东多次方半导体有限公司

申请日：2022-10-10

公开（公告）日：2023-01-10

公开（公告）号：CN115292219B

主分类号：G06F13/24

分类号：G06F13/24

优先权：

专利状态码：有效-授权

法律状态：2023.01.10#授权;2022.11.22#实质审查的生效;2022.11.04#公开

摘要：本发明公开了一种在RISC‑V平台中实现PCIeMSI中断的系统及方法，该系统包括：MSI中断模块、RISC‑VCPU、PCIeIP模块、RISC‑VPLIC中断控制器和数据传输模块；其中：MSI中断模块外置于RISC‑VCPU；RISC‑VCPU为MSI中断模块分配中断ID号；PCIeIP模块接收下游设备发送的PCIeMSI中断，并将其写入至MSI中断模块；MSI中断模块根据RISC‑VCPU分配的中断ID号，对PCIeIP模块写入的PCIeMSI中断进行对比，启动相应中断线，发送中断信号于RISC‑VPLIC中断控制器；RISC‑VPLIC中断控制器接收中断信号，并将中断信号传送于RISC‑VCPU；RISC‑VCPU根据中断信号，选择相应的中断服务程序；该系统采用外置MSI中断模块的方式，配合RISC‑VCPU的PLIC中断控制器与PCIeIP实现了PCIeMSI中断。

主权项：1.一种在RISC-V平台中实现PCIeMSI中断的系统，其特征在于，该系统包括：MSI中断模块、RISC-VCPU、PCIeIP模块、RISC-VPLIC中断控制器和数据传输模块；其中：所述MSI中断模块外置于所述RISC-VCPU，用于产生中断信号；所述RISC-VCPU，用于为所述MSI中断模块分配中断ID号；所述PCIeIP模块，用于接收下游设备发送的PCIeMSI中断，并将其写入至所述MSI中断模块；所述MSI中断模块根据RISC-VCPU分配的中断ID号，对所述PCIeIP模块写入的PCIeMSI中断进行对比匹配，启动相应中断线，发送中断信号于所述RISC-VPLIC中断控制器；所述RISC-VPLIC中断控制器，用于接收所述中断信号，并将所述中断信号传送于所述RISC-VCPU；所述RISC-VCPU根据所述中断信号，选择相应的中断服务程序；所述数据传输模块，用于RISC-VCPU、MSI中断模块、PCIeIP模块和RISC-VPLIC中断控制器间的数据传输；所述MSI中断模块包括：接口模块、中断资源池模块、中断写入池模块、厂商ID模块和中断产生模块；其中：所述接口模块，用于提供数据访问接口；所述中断资源池模块，用于存储所述RISC-VCPU分配给MSI中断模块的中断ID号；所述中断写入池模块，用于存储所述PCIeIP模块写入到MSI中断模块的中断ID号；所述厂商ID模块，用于存储厂商信息；所述中断产生模块，用于将写入所述中断写入池模块的中断ID号与所述中断资源池中的中断ID号进行对比匹配，根据匹配结果，启动相应中断线，产生中断信号。

全文数据：

权利要求：

百度查询： 三未信安科技股份有限公司;山东多次方半导体有限公司 一种在RISC-V平台中实现PCIe MSI中断的系统及方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD