申请/专利权人：华虹半导体(无锡)有限公司

申请日：2022-06-27

公开（公告）日：2023-01-17

公开（公告）号：CN115623779A

主分类号：H10B41/00

分类号：H10B41/00;H10B41/30

优先权：

专利状态码：在审-实质审查的生效

法律状态：2023.02.10#实质审查的生效;2023.01.17#公开

摘要：本发明提供一种闪存器件及其制造方法，提供衬底，衬底上有叠层，在叠层上形成有存储单元结构和与存储单元结构连接的的载带结构；通过光刻和刻蚀在载带结构上形成贯通叠层的凹槽；在衬底上形成覆盖存储单元结构和载带结构的光刻胶层，通过光刻定义出载带结构中的输入、输出区，之后打开输入、输出区上的光刻胶层，使得输入、输出区上的硬掩膜层裸露；在凹槽的侧壁形成侧墙；刻蚀去除控制栅多晶硅上方的侧墙和硬掩膜层，之后去除光刻胶层；在输入、输入区上中的控制栅多晶硅上形成导电结构。本发明增加了一个光罩，将控制栅接触孔区域上硬掩膜层去除，经过金属硅化物工艺形成电阻的Si‑Ni‑Pt合金，从而降低闪存器件读取时的电容电阻延迟。

主权项：1.一种闪存器件的制造方法，其特征在于，至少包括：步骤一、提供衬底，所述衬底上有叠层，所述叠层由自下而上依次堆叠的第一氧化层、浮栅多晶硅层、极间介质层、控制栅多晶硅层和硬掩膜层组成，在所述叠层上形成有存储单元结构和与所述存储单元结构连接的的载带结构；步骤二、通过光刻和刻蚀在载带结构上形成贯通所述叠层的凹槽；步骤三、在所述衬底上形成覆盖存储单元结构和所述载带结构的光刻胶层，通过光刻定义出所述载带结构中的输入、输出区，之后打开所述输入、输出区上的所述光刻胶层，使得所述输入、输出区上的所述硬掩膜层裸露；步骤四、在所述凹槽的侧壁形成侧墙；步骤五、刻蚀去除所述控制栅多晶硅上方的所述侧墙和所述硬掩膜层，之后去除所述光刻胶层；步骤六、在所述输入、输入区上中的所述控制栅多晶硅上形成导电结构。

全文数据：

权利要求：

百度查询： 华虹半导体(无锡)有限公司 闪存器件及其制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD