申请/专利权人:长鑫存储技术有限公司
申请日:2021-07-19
公开(公告)日:2023-01-24
公开(公告)号:CN115643749A
主分类号:H10B12/00
分类号:H10B12/00
优先权:
专利状态码:在审-实质审查的生效
法律状态:2023.02.14#实质审查的生效;2023.01.24#公开
摘要:本发明实施例提供一种半导体结构的制造方法和半导体结构,制造方法包括:提供基底;形成下层介质层;形成第一下导电柱、第二下导电柱和第三下导电柱;第一下导电柱位于阵列区,第二下导电柱位于外围区,第三下导电柱位于核心区;形成位于上层介质层,上层介质层露出第一下导电柱的顶面、第二下导电柱的顶面以及第三下导电柱的部分顶面;形成位于上层介质层内的第一上导电柱、第二上导电柱和第三上导电柱;第三上导电柱与第三下导电柱构成第三导电柱;第三下导电柱的顶面面积大于第三上导电柱的顶面面积。本发明实施例能够优化半导体结构的制造工艺并提升半导体结构的性能。
主权项:1.一种半导体结构的制造方法,所述半导体结构包括阵列区、外围区和核心区,其特征在于,包括:提供基底;形成位于所述基底上的下层介质层;形成位于所述下层介质层内的第一下导电柱、第二下导电柱和第三下导电柱;所述第一下导电柱位于所述阵列区,第二下导电柱位于所述外围区,所述第三下导电柱位于所述核心区;形成位于所述下层介质层上的上层介质层,所述上层介质层露出所述第一下导电柱的顶面、所述第二下导电柱的顶面以及所述第三下导电柱的部分顶面;形成位于所述上层介质层内的第一上导电柱、第二上导电柱和第三上导电柱;其中,所述第一上导电柱与所述第一下导电柱构成第一导电柱;所述第二上导电柱与所述第二下导电柱构成第二导电柱;所述第三上导电柱与所述第三下导电柱构成第三导电柱;所述第三下导电柱的顶面面积大于所述第三上导电柱的顶面面积。
全文数据:
权利要求:
百度查询: 长鑫存储技术有限公司 半导体结构的制造方法和半导体结构
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。