申请/专利权人：圣邦微电子(北京)股份有限公司

申请日：2022-09-23

公开（公告）日：2023-01-24

公开（公告）号：CN115642901A

主分类号：H03K5/135

分类号：H03K5/135;H03K3/353;G06F1/08

优先权：

专利状态码：在审-实质审查的生效

法律状态：2023.02.14#实质审查的生效;2023.01.24#公开

摘要：本公开的实施例提供一种时钟信号的处理装置，属于集成电路技术领域，解决了内部时钟和SCL信号在I2C模块电路中的竞争冒险问题。所述时钟信号的处理装置包括：脉冲产生模块当接收到串行时钟线路SCL信号的翻转边沿时，产生延迟设定时间的脉冲信号并经由第一节点向振荡器模块提供脉冲信号，以及向I2C提供SCL信号进行软件控制；振荡器模块当所接收的脉冲信号为高电平信号时，产生延迟设定时间的待处理时钟信号并向输出模块提供待处理时钟信号；输出模块被配置为处理所述待处理时钟信号中的指定时间的毛刺信号，输出时钟信号并向I2C提供所述时钟信号进行硬件控制。本公开实施例适用于I2C的时钟处理过程。

主权项：1.一种时钟信号的处理装置，其特征在于，包括：脉冲产生模块、振荡器模块以及输出模块，其中，所述脉冲产生模块被配置为当接收到串行时钟线路SCL信号的翻转边沿时，产生延迟设定时间的脉冲信号并经由第一节点向所述振荡器模块提供所述脉冲信号，以及向I2C提供所述SCL信号进行软件控制；所述振荡器模块被配置为当所接收的所述脉冲信号为高电平信号时，产生延迟所述设定时间的待处理时钟信号并向所述输出模块提供所述待处理时钟信号；所述输出模块被配置为处理所述待处理时钟信号中的指定时间的毛刺信号，输出时钟信号并向所述I2C提供所述时钟信号进行硬件控制。

全文数据：

权利要求：

百度查询： 圣邦微电子(北京)股份有限公司 时钟信号的处理装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD