申请/专利权人：深圳中集智能科技有限公司

申请日：2022-12-22

公开（公告）日：2023-01-24

公开（公告）号：CN115640617A

主分类号：G06F21/75

分类号：G06F21/75;G06F21/72;G06F1/06;G16Y30/10

优先权：

专利状态码：在审-实质审查的生效

法律状态：2023.02.14#实质审查的生效;2023.01.24#公开

摘要：本发明提供一种延迟PUF电路及其控制方法与可信物联网系统。延迟PUF电路基于区域扫描链电路，采用硬件嵌入式路径延迟PUF，该延迟PUF电路包括时钟生成器、待测宏、寄存器、PUF码存储器、区域扫描链电路控制器和采样分析器。延迟PUF电路及其控制方法通过使用功能本身的核心逻辑，利用大量现有逻辑功能中的熵，降低了再生过程中位翻转错误的概率，也降低了环境对该PUF电路的稳定性影响。可信物联网系统实现嵌入PUF的物联网设备的统一身份认证，保证了物联网设备的可信性。能够比较不同长度数据传递路径的能力；消除了对特殊设计的、布局相关的延迟元件的需要；具有低面积和受外界影响小的设计；采用硬件嵌入式PUF，无需额外的测试资源。

主权项：1.一种延迟PUF电路，其特征在于，基于区域扫描链电路，采用硬件嵌入式路径延迟PUF，所述延迟PUF电路包括：时钟生成器、待测宏、寄存器、PUF码存储器、区域扫描链电路控制器和采样分析器，其中，所述时钟生成器用于配置系统主时钟来配置启动时钟和捕获时钟，由系统时钟来控制区域扫描链电路测试中的启动或捕获延迟，并将输出作为启动数据及捕获扫描链的输入；所述待测宏位于所述区域扫描链电路结构中，所述区域扫描链电路将所述启动数据作为输入传递给宏，并通过所述捕获扫描链捕获所述宏的输出，利用所述待测宏中发生的路径延迟变化来创建随机位；所述寄存器的输入端与串口模块连接，用于增加PUF随机性，把激励作为种子，经过移位将输出作为启动数据；所述PUF码存储器用于存储初始寄存的测试结果，并通过所述串口模块将结果输出至外部交互界面，以完成PUF的采集；所述区域扫描链电路控制器包括行控制逻辑模块，所述行控制逻辑模块用于改变区域扫描链结构PUF的每一行上触发器处于的工作模式；所述采样分析器用于确定测试路径的延迟有效性并以数字化结果表示，通过对扫描链中相邻触发器进行异或运算，计算测试行中发生的转换数，从而评估路径稳定性。

全文数据：

权利要求：

百度查询： 深圳中集智能科技有限公司 一种延迟PUF电路及其控制方法与可信物联网系统

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD