申请/专利权人:高通股份有限公司
申请日:2020-09-11
公开(公告)日:2023-01-24
公开(公告)号:CN114450674B
主分类号:G06F13/40
分类号:G06F13/40;G06F13/20;H02H9/04;H03K3/023
优先权:["20190913 US 16/570,021"]
专利状态码:有效-授权
法律状态:2023.01.24#授权;2022.05.24#实质审查的生效;2022.05.06#公开
摘要:在某些方面,一种设备包括一个或多个IO输入;耦合到第一电源电压和一个或多个IO输入的第一接收器,其中第一接收器包括厚氧化物晶体管;以及高速电路,该高速电路包括:耦合到一个或多个IO输入的隔离块,其中隔离块包括厚氧化物晶体管;以及耦合到隔离块和第二电源电压的第二接收器,其中第二接收器包括薄氧化物晶体管。
主权项:1.一种设备,包括:一个或多个IO输入;第一接收器,耦合到第一电源电压和所述一个或多个IO输入,其中所述第一接收器包括厚氧化物晶体管;隔离电路,耦合到所述一个或多个IO输入,其中所述隔离电路包括厚氧化物晶体管;以及第二接收器,耦合到所述隔离电路和第二电源电压,其中所述第二接收器包括薄氧化物晶体管,其中所述第一接收器被配置为在所述隔离电路被配置为将所述一个或多个IO输入耦合到所述第二接收器时被禁用,并且其中所述第一接收器被配置为在所述隔离电路被配置为将所述一个或多个IO输入与所述第二接收器解耦时被启用。
全文数据:
权利要求:
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。