申请/专利权人：惠科股份有限公司

申请日：2022-11-02

公开（公告）日：2023-01-24

公开（公告）号：CN115410526B

主分类号：G09G3/32

分类号：G09G3/32;G09G3/3208;G09G3/3291

优先权：

专利状态码：有效-授权

法律状态：2023.01.24#授权;2022.12.16#实质审查的生效;2022.11.29#公开

摘要：本申请公开一种像素驱动电路、像素驱动方法和显示面板，其中，像素驱动电路包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管和电容。像素驱动电路可视为3T0.5C的电路结构，以使同列上相邻两发光器件可共用一个像素驱动电路，且可对第四薄膜晶体管的阈值电压以及电源电压的压降进行补偿，因而可消除驱动薄膜晶体管的阈值电压缺陷和电源电压压降对发光器件流经电流的影响，有利于提高自发光显示面板的显示均匀性，相较于分别设置两路像素驱动电路所需的至少12个薄膜晶体管而言，极大的降低了薄膜晶体管的数量，从而可极大的改善面板的透过率。

主权项：1.一种像素驱动电路，应用于显示面板，所述显示面板设有像素阵列，所述像素阵列包括位于同列上相邻的第一发光器件和第二发光器件，其特征在于，所述第一发光器件的阳极连接于第一节点，阴极接入第一电源电压；第二发光器件的阳极连接于第三节点，阴极接入第二电源电压；所述像素驱动电路包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管和电容；所述第一薄膜晶体管的受控端接入第一控制信号，第一端接入第一电源电压，第二端连接于第一节点；所述第二薄膜晶体管的受控端接入第二控制信号，第一端连接于第四节点，第二端连接于所述第一薄膜晶体管的第二端；所述第二薄膜晶体管的受控端接入扫描信号，第一端连接于数据信号，第二端连接于第二节点；所述第四薄膜晶体管的受控端连接于第四节点，第一端连接于第一节点，第二端连接于第三节点；所述第五薄膜晶体管的受控端接入第三控制信号，第一端连接于第四节点，第二端连接于第三节点；所述第六薄膜晶体管的受控端接入第四控制信号，第一端连接于所述第五薄膜晶体管的第二端，第二端接入第二电源电压；所述电容的一端连接于第二节点，另一端连接于第四节点。

全文数据：

权利要求：

百度查询： 惠科股份有限公司 像素驱动电路、像素驱动方法和显示面板

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD