申请/专利权人：厦门亿芯源半导体科技有限公司

申请日：2017-06-23

公开（公告）日：2023-03-14

公开（公告）号：CN107425924B

主分类号：H04B10/69

分类号：H04B10/69;H03K3/017

优先权：

专利状态码：有效-授权

法律状态：2023.03.14#授权;2017.12.26#实质审查的生效;2017.12.01#公开

摘要：眼图交叉点调整电路，属于光纤通讯集成电路下限幅放大器技术领域，本发明为解决跨阻放大器TIA输出数字信号存在的占空比失真，最终影响接收机整体性能的问题。本发明包括预放大电路和电压‑电流调整单元，参考电压VREF为预放大电路提供直流工作点，跨阻放大器TIA输出的数字信号通过交流耦合电容后保留交流小信号，交流小信号经过预放大电路幅值放大并输出待调整数字信号电压，电压‑电流调整单元在芯片外部调整电压VTHP、芯片外部调整电压VTHN的控制下，输出控制指令给预放大电路，以控制承载差模小信号数字电压的直流电平大小，进而控制差模小信号数字电压绘制眼图的交叉点位置。

主权项：1.眼图交叉点调整电路，其特征在于，包括预放大电路和电压-电流调整单元，参考电压VREF为预放大电路提供直流工作点，跨阻放大器TIA输出的数字信号通过交流耦合电容后保留交流小信号，交流小信号经过预放大电路幅值放大并输出待调整数字信号电压，该待调整数字信号电压用于输出给电压-电流调整单元以及限幅放大器中后级放大器；电压-电流调整单元在芯片外部调整电压VTHP、芯片外部调整电压VTHN的控制下，输出控制指令给预放大电路，以控制承载差模小信号数字电压的直流电平大小，进而控制差模小信号数字电压绘制眼图的交叉点位置；当跨阻放大器输出的数字信号绘制的眼图交叉点与0mV准线重合时，控制芯片外部调整电压VTHP、VTHN的电压值相等；当跨阻放大器输出的数字信号绘制的眼图交叉点在0mV准线上方时，保持芯片外部调整电压VTHN电压值不变，调节芯片外部调整电压VTHP逐渐调低，以使差模小信号数字电压绘制眼图的交叉点下移，直至到达0mV准线，停止调节芯片外部调整电压VTHP；当跨阻放大器输出的数字信号绘制的眼图交叉点在0mV准线下方时，保持芯片外部调整电压VTHN电压值不变，调节芯片外部调整电压VTHP的电压逐渐调高，以使差模小信号数字电压绘制眼图的交叉点上移，直至到达0mV准线，停止调节芯片外部调整电压VTHP。

全文数据：眼图交叉点调整电路技术领域[0001]本发明属于光纤通讯集成电路下限幅放大器技术领域，涉及对跨阻放大器输出的占空比失真的数字电压信号进行调整的电路结构。背景技术[0002]在光纤通讯集成电路的接收端，需要将光信号通过光电二极管PD转换为电流信号，再通过跨阻放大器（TIA将电流信号转换为电压信号，如图1所示。因为跨阻放大器TIA内部结构的原因，它输出的一系列数字电压信号在时域上累积形成眼图的眼交叉点位置不处于OmV准线，而是处于准线之上或者之下，即占空比失真。占空比失真将不利于信号的长距离传输并降低接收机的灵敏度。因此在跨阻放大器TIA下一级模块限幅放大器LA中置入眼交叉点调整电路，将眼交叉点位置拉回〇1^准线位置，最终保证数字信号的占空比为50%。[0003]图2是数字信号时域叠加形成的眼图。图2a中，OmV准线正好穿过数字信号高电平与低电平的中点，即占空比为5〇%。在时域平面上，截取相同时间长度的数字信号片段例如tl-t2、t2_t3、t3-t4、t4-15、叠加形成眼图，在占空比为50%的时候，眼图的交叉点P正好穿过OmV准线，如图2⑹所示。[0004]当OmV准线低于数字信号高低电平与低电平的中点，即出现占空比失真，高电平脉冲时间轴宽度大于低电平脉冲时间轴宽度，最终数字信号所叠加形成的眼图交叉点将会位于OmV准线之上。这种占空比失真会传递较多的高电平准信号，测试时将会依此占空比比例关系验证信号误码，屏蔽及其极限值。[0005]当OmV准线高于数字信号高低电平与低电平的中点，即出现占空比失真，高电平脉冲时间轴宽度小于低电平脉冲时间轴宽度，最终数字信号所叠加形成的眼图交叉点将会位于OmV准线之下。这种占空比失真会传递较多的低电平准信号，容易造成接收端不易从其中抽取频率，导致无法同步，进而产生同步损失。[0006]实际应用中，跨阻放大器TIA输出的数字信号会出现占空比失真的问题，如果不采用电路对其进行调整，将会影响接收机的性能。发明内容[0007]本发明目的是为了解决跨阻放大器TIA输出数字信号存在的占空比失真，最终影响接收机整体性能的问题，提供了一种眼图交叉点调整电路。[0008]本发明所述眼图交叉点调整电路，包括预放大电路和电压-电流调整单元，[0009]参考电压VREF为预放大电路提供直流工作点，跨阻放大器TIA输出的数字信号通过交流耦合电容后保留交流小信号，交流小信号经过预放大电路幅值放大并输出待调整数字信号电压，该待调整数字信号电压用于输出给电压-电流调整单元以及限幅放大器中后级放大器；[0010]电压-电流调整单元在芯片外部调整电压VTHP、芯片外部调整电压VTHN的控制下，出拉制J曰々纟曰预放大电路，以控制承载差模小信号数字电压的直流电平大小，进而控制差模小信号数字电压绘制眼图的交叉点位置；[0011]当跨阻放大器输出的数字信号绘制的眼图交叉点与OmV准线重合时，控制芯片外部调整电压VTHP、VTHN的电压值相等；[0012]当跨阻放大器输出的数字信号绘制的眼图交叉点在〇mv准线上方时，保持芯片外部调整电压VTHN电压值不变，调节芯片外部调整电压VTHP逐渐调低，以使差模小信号数字电压绘制眼图的交叉点下移，直至到达OmV准线，停止调节芯片外部调整电压VTHP;[0013]当跨阻放大器输出的数字信号绘制的眼图交叉点在〇mv准线下方时，保持芯片外部调整电压VTHN电压值不变，调节芯片外部调整电压VTHP的电压逐渐调高，以使差模小信号数字电压绘制眼图的交叉点上移，直至到达OmV准线，停止调节芯片外部调整电压VTHp。[00M]优选地，预放大电路包括NPN晶体管Q1〜Q4和电阻R1〜R5;[0015]NPN晶体管Q1的基极通过电容C1连接跨阻放大器TIA的正向输出端；[0016]参考电压VREF通过电阻R8为电容C1输出的交流小信号提供直流工作点；[0017]NPN晶体管Q2的基极通过电容C2连接跨阻放大器TIA的反向输出端；[0018]参考电压VREF通过电阻R9为电容C2输出的交流小信号提供直流工作点；[0019]NPN晶体管Q1的集电极同时连接电阻R4的一端、NPN晶体管Q5的集电极和待调整数字电压输出节点B;[0020]NPN晶体管Q2的集电极同时连接电阻R5的一端、NPN晶体管Q6的集电极和待调整数字电压输出节点A;[0021]NPN晶体管Q1的发射极同时连接电阻R1的一端和NPN晶体管q3的集电极；[0022]NPN晶体管Q2的发射极同时连接电阻R1的另一端和NPN晶体管Q4的集电极；[0023]NPN晶体管Q3的基极、NPN晶体管Q4的基极同时接入偏置电压Vbl;[0024]NPN晶体管Q3的发射极通过电阻R2接地；[0025]NPN晶体管Q4的发射极通过电阻R3接地；[0026]电阻R4的另一端、电阻R5的另一端同时连接电源VDD。[0027]优选地，电压-电流调整单元包括NPN晶体管Q5、NPN晶体管Q6、NM0S晶体管顧1、NM0S晶体管MN2、R6和R7;[0028]NPN晶体管Q5的基极接入芯片外部调整电压VTHP;[0029]NPN晶体管Q6的基极接入芯片外部调整电压VTHN;[0030]NPN晶体管Q5的集电极连接待调整数字电压输出节点B;[0031]NPN晶体管Q6的集电极连接待调整数字电压输出节点A;[0032]NPN晶体管Q5的发射极通过电阻R6连接NM0S晶体管顧1的漏极；[0033]NPN晶体管Q6的发射极通过电阻R7连接NM0S晶体管MN2的漏极；[0034]NM0S晶体管丽1的栅极、NM0S晶体管丽2的栅极同时接入偏置电压Vb2;[0035]NM0S晶体管MN1的源极和NM0S晶体管MN2的源极同时接GND。[0036]优选地，电阻R4和电阻R5的阻值相等。[0037]优选地，电容C1和电容C2为交流耦合电容。[0038]本发明的有益效果:本发明提出一种眼图交叉点调整电路，在跨阻放大器的下一级限幅放大器中置入眼图交叉点调整电路，对跨阻放大器TIA输出的占空比失真的数字信号进行调整，将眼交叉点拉回OmV准线，之后再让限幅放大器对处理好的数字信号进行限幅放大。眼图交叉点调整电路已经通过了仿真结果验证。附图说明[0039]图1是常见的光电二极管与跨阻放大器的连接方式；[0040]图2是数字信号时域叠加形成的眼图；[0041]图3是本发明所述眼图交叉点调整电路的原理框图；[0042]图4是本发明所述眼图交叉点调整电路的具体实施例；[0043]图5是无占空比失真的TIA输出眼图；[0044]图6是无占空比失真的AB两点所形成的眼图；[0045]图7是30%占空比失真的TIA输出眼图；[0046]图8是眼图交点调整前后的AB两点所形成的眼图；[0047]图9是70%占空比失真的HA输出眼图；[0048]图10是眼图交点调整前后的AB两点所形成的眼图。具体实施方式[0049]以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。[0050]本发明提出一种眼图交叉点调整电路，在跨阻放大器的下一级限幅放大器中置入眼图父叉点调整电路，保持芯片外部调整电压VTHN固定，通过对芯片外部调整电压VTHP的调整来改变A、B点的电压，进而改变眼图交叉点的位置。所述调整电路对跨阻放大器TIA输出的占空比失真的数字信号进行了调整，将眼交叉点拉回OmV准线，之后再让限幅放大器对处理好的数字信号进行限幅放大。[0051]实施例1:参见图3所示，光电二极管D1的阴极接直流电源VDD，光电二极管D1的阳极接跨阻放大器TIA的输入端，跨阻放大器TIA的正向输出端RX_INP、反向输出端RX_INN输出数字信号，占空比失真的情况居多。在阐述跨阻放大器TIA输出数字信号特性过程中，该输出信号会出现占空比失真的情况，如果不对占空比失真进行消除（即将眼图交叉点位置拉至高低电平中点），将会影响接收机的性能。[0052]图4提出的一种眼图交叉点调整电路，能够解决跨阻放大器TIA输出信号占空比失真的情况。所述眼图交叉点调整电路包括NPN晶体管Q1〜Q6、NM0S晶体管Ml〜M2和电阻R1〜R7;[0053]NPN晶体管Q1的基极通过电容C1连接跨阻放大器TIA的正向输出端；[0054]参考电压VREF通过电阻R8为电容C1输出的交流小信号提供直流工作点C;[0055]NPN晶体管Q2的基极通过电容C2连接跨阻放大器TIA的反向输出端；[0056]参考电压VREF通过电阻R9为电容C2输出的交流小信号提供直流工作点D;[0057]NPN晶体管Q1的集电极同时连接电阻R4的一端和NPN晶体管Q5的集电极；[0058]NPN晶体管Q2的集电极同时连接电阻R5的一端和NPN晶体管Q6的集电极；[0059]NPN晶体管Q1的发射极同时连接电阻R1的一端和NPN晶体管Q3的集电极；[0060]NPN晶体管Q2的发射极同时连接电阻R1的另一端和NPN晶体管Q4的集电极；[0061]NPN晶体管Q3的基极、NPN晶体管Q4的基极同时接入偏置电压Vbi;[0062]NPN晶体管Q3的发射极通过电阻R2接地；[0063]NPN晶体管Q4的发射极通过电阻R3接地；[0064]NPN晶体管Q5的基极接入芯片外部调整电压VTHP;[0065]NPN晶体管Q6的基极接入芯片外部调整电压VTHN;[0066]NPN晶体管Q5的发射极通过电阻R6连接NM0S晶体管MN1的漏极；[0067]NPN晶体管Q6的发射极通过电阻R7连接NM0S晶体管MN2的漏极；[0068]NM0S晶体管MN1的栅极、NM0S晶体管MN2的栅极同时接入偏置电压Vb2;[0069]电阻R4的另一端、电阻R5的另一端同时连接电源VDD。[0070]Vbl为给NPN晶体管Q3、Q4提供偏置电压，Vb2为给丽0S晶体管MN1、MN2提供偏置电压;参考电压VREF对NPN晶体管Q1、Q2建立直流工作点。[0071]下面根据图4的具体实施例电路进行眼图交叉点调整，给出三种不同占空比情况进行说明：1、跨阻放大器输出的数字信号无占空比失真;2、跨阻放大器输出的数字信号存在30%的占空比失真;3、跨阻放大器输出的数字信号存在70%的占空比失真。[0072]1、跨阻放大器TIA的输出信号即限幅放大器LA的输入端RX_INP、RX_INN没有占空比失真，即眼图交叉点位于OmV准线上。[0073]TIA两输出端的承载小信号的直流电平是不一致的，两输出端分别通过交流耦合电容C1、C2,隔离直流信号导通交流小信号，然后在参考电压VREF控制下重新建立直流工作点。[0074]将C点与D点的电压值做差，即可得到小信号数字电压波形，绘制眼图，如图5所示，无占空比失真的TIA输出眼图交叉点正好位于H1水平线即OmV准线上。[0075]设置芯片外部调整电压VTHP、VTHN的电压值相等SVi，小信号数字电压经过NPN晶体管Q1、Q2的放大，将会承载在A、B两点的直流电压之上，A点电压可以表示为：[0076]Va=VDD-R5*Ia1[0077]B点电压可以表示为；[0078]VB二VDD-R4*Ib2[0079]R4=R5,芯片外部调整电压VTHP、VTHN的电压相等，所以Ia=Ib，S卩Va二VB。如图6所示，将A点与B点的电压值做差，绘制眼图。被放大后的差模小信号数字电压依旧无占空比失真，眼图交叉点正好位于H1水平线即OmV准线上，与OmV准线重合。_0]2、跨阻放大器TIA的输出信号即限幅放大器LA的输入端RX_INP、RX_INN存在3〇%的占空比失真，g卩OmV准线高于高低电平的中点线，高电平脉冲时间轴宽度小于低电平时间轴脉冲，最终数字信号所叠加形成的眼图交叉点将会位于OmV准线之下。[0081]将[点与D点的电压值做差，即可得到小信号数字电压波形，绘制眼图，如图7所示，有30%占空比失真的TIA输出眼图交叉点位于H1水平线即OmV准线之下。[0082]如果芯片外部调整电压VTHP、VTHN的电压相等为则Va=Vb，小信号数字电压经过NPN晶体管Q1、Q2的放大，将会承载在A、B两点的直流电压之上，将A点与B点的电压值做差，绘制眼图，如图8中的虚线曲线。被放大后的差模小信号数字电压依旧存在30%占空比天具，眼图又义点位于HI水平线即OmV准线之下。[0083]现在保持输入端口VTHN的电压为乂:，将VTHP的电压调高为V2，且％Vi，由公式⑴2可得，六点电压降大于B点电压。将A点电压减去B点电压，它们的差值将大于零，导致小信号的数字电压波形整体上移，绘制眼图，如图8中的实线曲线。被放大后的差模小信号数字电压依旧存在30%占空比失真，但是眼图整体上移，眼图交叉点也会上移，并且位于〇mV准线上。经过限幅放大器内部的多级放大器限制小信号的摆幅，最终在限幅放大器的输出端得到眼图的交叉点位于OmV准线上，且占空比为50%。[0084]3、跨阻放大器TIA的输出信号即限幅放大器LA的输入端RX_INP、RX_INN存在70%的占空比失真，g卩OmV准线低于高低电平的中点线，高电平脉冲时间轴宽度大于低电平时间轴脉冲，最终数字信号所叠加形成的眼图交叉点将会位于〇mV准线之上。[0085]将：点与D点的电压值做差，即可得到小信号数字电压波形，绘制眼图，如图9所示，有70%占空比失真的TIA输出眼图交叉点位于H1水平线即OmV准线之上。[0086]如果芯片外部调整电压VTHP、VTHN的电压相等为Vi，则Va=Vb，小信号数字电压经过NPN晶体管Q1、Q2的放大，将会承载在A、B两点的直流电压之上，将A点与B点的电压值做差，绘制眼图，如图10中的虚线曲线。被放大后的差模小信号数字电压依旧存在70%占空比失真，眼图交叉点位于H1水平线即OmV准线之上。[0087]现在保持输入端口VTHN的电压SVi，将VTHP的电压调低为V2，且V2Vi，由公式（12可得，A点电压降小于B点电压。将A点电压减去B点电压，它们的差值将小于零，导致小信号的数字电压波形整体下移，绘制眼图，如图10中的实线曲线。被放大后的差模小信号数字电压依旧存在70%占空比失真，但是眼图整体下移，眼图交叉点也会下移，并且位于OmV准线上。经过限幅放大器内部的多级放大器限制小信号的摆幅，最终在限幅放大器的输出端得到眼图的交叉点位于OmV准线上，且占空比为50%。[0088]本发明提出的眼图交叉点调整电路对限幅放大器LA接收到的数据眼交点位置进行调整，拉回至OmV准线上，通过限幅放大器自身结构，在其输出得到50%占空比的数据，从而保证了接收机的性能。[0089]本发明所揭露的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

权利要求：1.眼图交叉点调整电路，其特征在于，包括预放大电路和电压-电流调整单元，参考电压VREF为预放大电路提供直流工作点，跨阻放大器TIA输出的数字信号通过交流稱合电容后保留交流小信号，交流小信号经过预放大电路幅值放大并输出待调整数字信号电压，该待调整数字信号电压用于输出给电压—电流调整单元以及限幅放大器中后级放大器；电压-电流调整单元在芯片外部调整电压VTHP、芯片外部调整电压VTHN的控制下，输出控制指令给预放大电路，以控制承载差模小信号数字电压的直流电平大小，进而控制差模小信号数字电压绘制眼图的交叉点位置；当跨阻放大器输出的数字信号绘制的眼图交叉点与0mV准线重合时，控制芯片外部调整电压VTHP、VTHN的电压值相等；当跨阻放大器输出的数字信号绘制的眼图交叉点在0mV准线上方时，保持芯片外部调整电压VTHN电压值不变，调节芯片外部调整电压VTHP逐渐调低，以使差模小信号数字电压绘制眼图的交叉点下移，直至到达OmV准线，停止调节芯片外部调整电压VTHP;当跨阻放大器输出的数字信号绘制的眼图交叉点在〇mV准线下方时，保持芯片外部调整电压VTHN电压值不变，调节芯片外部调整电压VTHP的电压逐渐调高，以使差模小信号数字电压绘制眼图的交叉点上移，直至到达OmV准线，停止调节芯片外部调整电压VTHP。2.根据权利要求1所述的眼图交叉点调整电路，其特征在于，预放大电路包括NPN晶体管Q1〜Q4和电阻R1〜R5;NPN晶体管Q1的基极通过电容C1连接跨阻放大器TIA的正向输出端；参考电压VREF通过电阻RS为电容C1输出的交流小信号提供直流工作点C;NPN晶体管Q2的基极通过电容C2连接跨阻放大器TIA的反向输出端；参考电压VREF通过电阻R9为电容C2输出的交流小信号提供直流工作点D;NPN晶体管Q1的集电极同时连接电阻R4的一端、NPN晶体管Q5的集电极和待调整数字电压输出节点B;NPN晶体管Q2的集电极同时连接电阻R5的一端、NPN晶体管Q6的集电极和待调整数字电压输出节点A;NPN晶体管Q1的发射极同时连接电阻R1的一端和NPN晶体管Q3的集电极；NPN晶体管Q2的发射极同时连接电阻R1的另一端和NPN晶体管Q4的集电极；NPN晶体管Q3的基极、NPN晶体管Q4的基极同时接入偏置电压Vbl;NPN晶体管Q3的发射极通过电阻R2接地；NPN晶体管Q4的发射极通过电阻R3接地；电阻R4的另一端、电阻R5的另一端同时连接电源VDD。3.根据权利要求1所述的眼图交叉点调整电路，其特征在于，电压-电流调整单元包括NPN晶体管Q5、NPN晶体管Q6、NM0S晶体管MN1、NM0S晶体管丽2、R6和R7;NPN晶体管Q5的基极接入芯片外部调整电压VTHP;NPN晶体管Q6的基极接入芯片外部调整电压VTHN;NPN晶体管Q5的集电极连接待调整数字电压输出节点B;NPN晶体管Q6的集电极连接待调整数字电压输出节点A;NPN晶体管Q5的发射极通过电阻R6连接NM0S晶体管MN1的漏极；NPN晶体管Q6的发射极通过电阻R7连接NMOS晶体管MN2的漏极；NM〇S晶体管MN1的栅极、NM0S晶体管腦2的栅极同时接入偏置电压Vb2;NM〇S晶体管MN1的源极和NM〇S晶体管丽2的源极同时接GND。4.根据权利要求2所述眼图交叉点调整电路，其特征在于，电阻R4和电阻R5的阻值相等。5.根据权利要求2所述眼图交叉点调整电路，其特征在于，电容C1和电容C2为交流耦合电容。

百度查询： 厦门亿芯源半导体科技有限公司 眼图交叉点调整电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD