申请/专利权人：群联电子股份有限公司

申请日：2018-01-29

公开（公告）日：2023-03-14

公开（公告）号：CN110096215B

主分类号：G06F3/06

分类号：G06F3/06

优先权：

专利状态码：有效-授权

法律状态：2023.03.14#授权;2019.08.30#实质审查的生效;2019.08.06#公开

摘要：本发明的一范例实施例提供一种存储器管理方法、存储器储存装置及存储器控制电路单元，存储器管理方法用于可复写式非易失性存储器模块。所述存储器管理方法包括：根据可复写式非易失性存储器模块中的多个第一实体单元的数据储存状况记录对应于第一实体单元的排序信息；接收至少一指令，其中所述指令用以改变第一实体单元的数据储存状况；根据所述指令更新所述排序信息；以及根据所更新的排序信息将第一实体单元中的至少一实体单元所储存的数据复制到可复写式非易失性存储器模块中的至少一第二实体单元。

主权项：1.一种存储器管理方法，用于可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体单元，所述存储器管理方法包括：根据所述多个实体单元中的多个第一实体单元的数据储存状况记录对应于所述多个第一实体单元的排序信息；接收至少一指令，其中所述至少一指令用以改变所述多个第一实体单元的所述数据储存状况；根据所述至少一指令更新所述排序信息；根据所更新的所述排序信息将所述多个第一实体单元中的至少一实体单元所储存的数据复制到所述多个实体单元中的至少一第二实体单元，其中根据所述至少一指令更新所述排序信息的步骤包括：根据所述至少一指令所涉及的逻辑单元的范围是否超过预设范围，决定是否启动所述排序信息的更新操作。

全文数据：存储器管理方法、存储器储存装置及存储器控制电路单元技术领域本发明涉及一种存储器管理技术，尤其涉及一种存储器管理方法、存储器储存装置及存储器控制电路单元。背景技术数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对储存媒体的需求也急速增加。由于可复写式非易失性存储器模块rewritablenon-volatilememorymodule例如，快闪存储器具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。在存储器储存装置使用一段时间后，存储器储存装置中数据的储存位置会非常混乱，使得存储器储存装置中闲置实体区块的数目减少。因此，可通过垃圾收集等程序来整理存储器储存装置中的数据，以释放新的闲置实体区块。一般来说，当欲执行垃圾收集程序时，根据存储器储存装置中的实体区块所储存的有效数据的数据量，此些实体区块会被排序。藉此，可在垃圾收集程序中通过对储存较少有效数据的实体区块进行垃圾收集以增加垃圾收集程序的效能。或者，在某些配置下，当执行一预定数目的垃圾收集程序后，此些实体区块也会被排序。但是，在前述范例中，若实体区块的排序是随着每次垃圾收集程序的执行而执行，则可能会有某几次的排序是没有意义的因为排序结果皆相同，平白浪费系统资源。此外，若是在执行一预定数目的垃圾收集程序后才触发实体区块的排序，则又可能因为实体区块尚未被排序而降低某次垃圾收集程序的效能。发明内容本发明提供一种存储器管理方法、存储器储存装置及存储器控制电路单元，可动态决定是否更新对应于实体单元的排序信息，以提高数据整并操作的效能。本发明的一范例实施例提供一种存储器管理方法，其用于可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体单元，所述存储器管理方法包括：根据所述实体单元中的多个第一实体单元的数据储存状况记录对应于所述第一实体单元的排序信息；接收至少一指令，其中所述指令用以改变所述第一实体单元的所述数据储存状况；根据所述指令更新所述排序信息；以及根据所更新的所述排序信息将所述第一实体单元中的至少一实体单元所储存的数据复制到所述实体单元中的至少一第二实体单元。在本发明的一范例实施例中，根据所述多个第一实体单元的所述数据储存状况记录所述排序信息的步骤包括：根据对应于所述多个第一实体单元的有效计数信息决定所述排序信息。在本发明的一范例实施例中，根据所述至少一指令更新所述排序信息的步骤包括：记录所述至少一指令所指示使用的逻辑单元信息；以及若所述逻辑单元信息符合预设条件，根据所述多个第一实体单元的所述数据储存状况更新所述排序信息。在本发明的一范例实施例中，所述的存储器管理方法还包括：若所述逻辑单元信息所对应的逻辑单元范围符合预设范围条件，判定所述逻辑单元信息符合所述预设条件。在本发明的一范例实施例中，根据所述至少一指令更新所述排序信息的步骤包括：累计所述至少一指令的数目；以及若所述至少一指令的所述数目符合预设数目，根据所述多个第一实体单元的所述数据储存状况更新所述排序信息。在本发明的一范例实施例中，所述的存储器管理方法还包括：根据所述至少一指令将属于一逻辑单元的数据标记为无效数据，且所述逻辑单元映射至所述多个第一实体单元的其中之一。在本发明的一范例实施例中，根据所更新的所述排序信息将所述多个第一实体单元中的所述至少一实体单元所储存的数据复制到所述多个实体单元中的所述至少一第二实体单元的步骤包括：根据所述排序信息从所述多个第一实体单元中选择符合排序条件的所述至少一实体单元，其中符合所述排序条件的所述至少一实体单元所对应的有效计数不大于所述多个第一实体单元中不符合所述排序条件的另一实体单元所对应的有效计数；以及从所选择的所述至少一实体单元复制数据至所述至少一第二实体单元。本发明的另一范例实施例提供一种存储器储存装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以电连接至主机系统。所述可复写式非易失性存储器模块包括多个实体单元。所述存储器控制电路单元电连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述存储器控制电路单元用以根据所述多个实体单元中的多个第一实体单元的数据储存状况记录对应于所述多个第一实体单元的排序信息。所述存储器控制电路单元更用以接收至少一指令，且所述至少一指令用以改变所述多个第一实体单元的所述数据储存状况。所述存储器控制电路单元更用以根据所述至少一指令更新所述排序信息。所述存储器控制电路单元更用以根据所更新的所述排序信息将所述多个第一实体单元中的至少一实体单元所储存的数据复制到所述多个实体单元中的至少一第二实体单元。在本发明的一范例实施例中，所述存储器控制电路单元根据所述多个第一实体单元的所述数据储存状况记录所述排序信息的操作包括：根据对应于所述多个第一实体单元的有效计数信息决定所述排序信息。在本发明的一范例实施例中，所述存储器控制电路单元根据所述至少一指令更新所述排序信息的操作包括：记录所述至少一指令所指示使用的逻辑单元信息；以及若所述逻辑单元信息符合预设条件，根据所述多个第一实体单元的所述数据储存状况更新所述排序信息。在本发明的一范例实施例中，若所述逻辑单元信息所对应的逻辑单元范围符合预设范围条件，所述存储器控制电路单元更用以判定所述逻辑单元信息符合所述预设条件。在本发明的一范例实施例中，所述存储器控制电路单元根据所述至少一指令更新所述排序信息的操作包括：累计所述至少一指令的数目；以及若所述至少一指令的所述数目符合预设数目，根据所述多个第一实体单元的所述数据储存状况更新所述排序信息。在本发明的一范例实施例中，所述存储器控制电路单元还用以根据所述至少一指令将属于一逻辑单元的数据标记为无效数据，且所述逻辑单元映射至所述多个第一实体单元的其中之一。在本发明的一范例实施例中，所述存储器控制电路单元根据所更新的所述排序信息将所述多个第一实体单元中的所述至少一实体单元所储存的数据复制到所述多个实体单元中的所述至少一第二实体单元的操作包括：根据所述排序信息从所述多个第一实体单元中选择符合排序条件的所述至少一实体单元，其中符合所述排序条件的所述至少一实体单元所对应的有效计数不大于所述多个第一实体单元中不符合所述排序条件的另一实体单元所对应的有效计数；以及从所选择的所述至少一实体单元复制数据至所述至少一第二实体单元。本发明的另一范例实施例提供一种存储器控制电路单元，其用于控制存储器储存装置，所述存储器控制电路单元包括主机接口、存储器接口及存储器管理电路。所述主机接口用以电连接至主机系统。所述存储器接口用以电连接至可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体单元。所述存储器管理电路电连接至所述主机接口与所述存储器接口。所述存储器管理电路用以根据所述多个实体单元中的多个第一实体单元的数据储存状况记录对应于所述多个第一实体单元的排序信息。所述存储器管理电路更用以接收至少一指令，且所述至少一指令用以改变所述多个第一实体单元的所述数据储存状况。所述存储器管理电路更用以根据所述至少一指令更新所述排序信息。所述存储器管理电路更用以根据所更新的所述排序信息将所述多个第一实体单元中的至少一实体单元所储存的数据复制到所述多个实体单元中的至少一第二实体单元。在本发明的一范例实施例中，所述存储器管理电路根据所述多个第一实体单元的所述数据储存状况记录所述排序信息的操作包括：根据对应于所述多个第一实体单元的有效计数信息决定所述排序信息。在本发明的一范例实施例中，所述存储器管理电路根据所述至少一指令更新所述排序信息的操作包括：记录所述至少一指令所指示使用的逻辑单元信息；以及若所述逻辑单元信息符合预设条件，根据所述多个第一实体单元的所述数据储存状况更新所述排序信息。在本发明的一范例实施例中，若所述逻辑单元信息所对应的逻辑单元范围符合预设范围条件，所述存储器管理电路更用以判定所述逻辑单元信息符合所述预设条件。在本发明的一范例实施例中，所述存储器管理电路根据所述至少一指令更新所述排序信息的操作包括：累计所述至少一指令的数目；以及若所述至少一指令的所述数目符合预设数目，根据所述多个第一实体单元的所述数据储存状况更新所述排序信息。在本发明的一范例实施例中，所述存储器管理电路还用以根据所述至少一指令将属于一逻辑单元的数据标记为无效数据，且所述逻辑单元映射至所述多个第一实体单元的其中之一。在本发明的一范例实施例中，所述存储器管理电路根据所更新的所述排序信息将所述多个第一实体单元中的所述至少一实体单元所储存的数据复制到所述多个实体单元中的所述至少一第二实体单元的操作包括：根据所述排序信息从所述多个第一实体单元中选择符合排序条件的所述至少一实体单元，其中符合所述排序条件的所述至少一实体单元所对应的有效计数不大于所述多个第一实体单元中不符合所述排序条件的另一实体单元所对应的有效计数；以及从所选择的所述至少一实体单元复制数据至所述至少一第二实体单元。基于上述，在接收到可改变第一实体单元的数据储存状况的指令后，对应于第一实体单元的排序信息可被更新。所更新的排序信息可用于将第一实体单元的至少其中之一所储存的数据复制到至少一第二实体单元。通过动态决定是否更新对应于实体单元的排序信息，数据整并操作的效能可被提高。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1是根据本发明的一范例实施例所示的主机系统、存储器储存装置及输入输出IO装置的示意图。图2是根据本发明的另一范例实施例所示的主机系统、存储器储存装置及IO装置的示意图。图3是根据本发明的另一范例实施例所示的主机系统与存储器储存装置的示意图。图4是根据本发明的一范例实施例所示的存储器储存装置的概要方块图。图5是根据本发明的一范例实施例所示的存储器控制电路单元的概要方块图。图6是根据本发明的一范例实施例所示的管理可复写式非易失性存储器模块的示意图。图7是根据本发明的一范例实施例所示的排序实体单元的示意图。图8是根据本发明的另一范例实施例所示的排序实体单元的示意图。图9是根据本发明的一范例实施例所示的存储器管理方法的流程图。符号说明：10、30：存储器储存装置；11、31：主机系统；110：系统总线；111：处理器；112：随机存取存储器；113：只读存储器；114：数据传输接口；12：输入输出IO装置；20：主机板；201：随身盘；202：记忆卡；203：固态硬盘；204：无线存储器储存装置；205：全球定位系统模块206：网络接口卡；207：无线传输装置；208：键盘；209：屏幕；210：喇叭；32：SD卡；33：CF卡；34：嵌入式储存装置；341：嵌入式多媒体卡；342：嵌入式多芯片封装储存装置；402：连接接口单元；404：存储器控制电路单元；406：可复写式非易失性存储器模块；502：存储器管理电路；504：主机接口；506：存储器接口；508：错误检查与校正电路；510：缓冲存储器；512：电源管理电路；601：储存区；602：闲置区；6100～610B：实体单元；6120～612C：逻辑单元；710、720、810、820：排序信息；S901：步骤根据多个第一实体单元的数据储存状况记录对应于所述第一实体单元的排序信息；S902：步骤接收至少一指令；S903：步骤根据所述指令更新所述排序信息；S904：步骤根据所更新的排序信息将第一实体单元中的至少一实体单元所储存的数据复制到至少一第二实体单元。具体实施方式一般而言，存储器储存装置也称，存储器储存系统包括可复写式非易失性存储器模块rewritablenon-volatilememorymodule与控制器也称，控制电路。通常存储器储存装置是与主机系统一起使用，以使主机系统可将数据写入至存储器储存装置或从存储器储存装置中读取数据。图1是根据本发明的一范例实施例所示的主机系统、存储器储存装置及输入输出IO装置的示意图。图2是根据本发明的另一范例实施例所示的主机系统、存储器储存装置及IO装置的示意图。请参照图1与图2，主机系统11一般包括处理器111、随机存取存储器randomaccessmemory，RAM112、只读存储器readonlymemory，ROM113及数据传输接口114。处理器111、随机存取存储器112、只读存储器113及数据传输接口114皆电连接至系统总线systembus110。在本范例实施例中，主机系统11是通过数据传输接口114与存储器储存装置10电连接。例如，主机系统11可经由数据传输接口114将数据储存至存储器储存装置10或从存储器储存装置10中读取数据。此外，主机系统11是通过系统总线110与IO装置12电连接。例如，主机系统11可经由系统总线110将输出信号传送至IO装置12或从IO装置12接收输入信号。在本范例实施例中，处理器111、随机存取存储器112、只读存储器113及数据传输接口114可设置在主机系统11的主机板20上。数据传输接口114的数目可以是一或多个。通过数据传输接口114，主机板20可以经由有线或无线方式电连接至存储器储存装置10。存储器储存装置10可例如是随身盘201、记忆卡202、固态硬盘SolidStateDrive，SSD203或无线存储器储存装置204。无线存储器储存装置204可例如是近距离无线通讯NearFieldCommunication，NFC存储器储存装置、无线传真WiFi存储器储存装置、蓝牙Bluetooth存储器储存装置或低功耗蓝牙存储器储存装置例如，iBeacon等以各式无线通讯技术为基础的存储器储存装置。此外，主机板20也可以通过系统总线110电连接至全球定位系统GlobalPositioningSystem，GPS模块205、网络接口卡206、无线传输装置207、键盘208、屏幕209、喇叭210等各式IO装置。例如，在一范例实施例中，主机板20可通过无线传输装置207存取无线存储器储存装置204。在一范例实施例中，所提及的主机系统为可实质地与存储器储存装置配合以储存数据的任意系统。虽然在上述范例实施例中，主机系统是以电脑系统来作说明，然而，图3是根据本发明的另一范例实施例所示的主机系统与存储器储存装置的示意图。请参照图3，在另一范例实施例中，主机系统31也可以是数码相机、摄影机、通讯装置、音频播放器、视频播放器或平板电脑等系统，而存储器储存装置30可为其所使用的安全数字SecureDigital，SD卡32、小型快闪CompactFlash，CF卡33或嵌入式储存装置34等各式非易失性存储器储存装置。嵌入式储存装置34包括嵌入式多媒体卡embeddedMultiMediaCard，eMMC341和或嵌入式多芯片封装embeddedMultiChipPackage，eMCP储存装置342等各类型将存储器模块直接电连接于主机系统的基板上的嵌入式储存装置。图4是根据本发明的一范例实施例所示的存储器储存装置的概要方块图。请参照图4，存储器储存装置10包括连接接口单元402、存储器控制电路单元404与可复写式非易失性存储器模块406。连接接口单元402用以将存储器储存装置10电连接至主机系统11。在本范例实施例中，连接接口单元402是相容于串行高级附件SerialAdvancedTechnologyAttachment，SATA标准。然而，必须了解的是，本发明不限于此，连接接口单元402也可以是符合并行高级附件ParallelAdvancedTechnologyAttachment，PATA标准、电气和电子工程师协会InstituteofElectricalandElectronicEngineers，IEEE1394标准、高速周边零件连接接口PeripheralComponentInterconnectExpress，PCIExpress标准、通用串行总线UniversalSerialBus，USB标准、SD接口标准、超高速一代UltraHighSpeed-I，UHS-I接口标准、超高速二代UltraHighSpeed-II，UHS-II接口标准、记忆棒MemoryStick，MS接口标准、MCP接口标准、MMC接口标准、eMMC接口标准、通用快闪存储器UniversalFlashStorage，UFS接口标准、eMCP接口标准、CF接口标准、整合式驱动电子接口IntegratedDeviceElectronics，IDE标准或其他适合的标准。连接接口单元402可与存储器控制电路单元404封装在一个芯片中，或者连接接口单元402是布设于一包含存储器控制电路单元404的芯片外。存储器控制电路单元404用以执行以硬件型式或固件型式实作的多个逻辑闸或控制指令并且根据主机系统11的指令在可复写式非易失性存储器模块406中进行数据的写入、读取与抹除等运作。可复写式非易失性存储器模块406是电连接至存储器控制电路单元404并且用以储存主机系统11所写入的数据。可复写式非易失性存储器模块406可以是单阶记忆胞SingleLevelCell，SLCNAND型快闪存储器模块即，一个记忆胞中可储存1个比特的快闪存储器模块、多阶记忆胞MultiLevelCell，MLCNAND型快闪存储器模块即，一个记忆胞中可储存2个比特的快闪存储器模块、复数阶记忆胞TripleLevelCell，TLCNAND型快闪存储器模块即，一个记忆胞中可储存3个比特的快闪存储器模块、其他快闪存储器模块或其他具有相同特性的存储器模块。可复写式非易失性存储器模块406中的每一个记忆胞是以电压以下也称为临界电压的改变来储存一或多个比特。具体来说，每一个记忆胞的控制栅极controlgate与通道之间有一个电荷捕捉层。通过施予一写入电压至控制栅极，可以改变电荷补捉层的电子量，进而改变记忆胞的临界电压。此改变记忆胞的临界电压的操作也称为“把数据写入至记忆胞”或“程序化programming记忆胞”。随着临界电压的改变，可复写式非易失性存储器模块406中的每一个记忆胞具有多个储存状态。通过施予读取电压可以判断一个记忆胞是属于哪一个储存状态，藉此取得此记忆胞所储存的一或多个比特。在本范例实施例中，可复写式非易失性存储器模块406的记忆胞会构成多个实体程序化单元，并且此些实体程序化单元会构成多个实体抹除单元。具体来说，同一条字元线上的记忆胞会组成一或多个实体程序化单元。若每一个记忆胞可储存2个以上的比特，则同一条字元线上的实体程序化单元至少可被分类为下实体程序化单元与上实体程序化单元。例如，一记忆胞的最低有效比特LeastSignificantBit，LSB是属于下实体程序化单元，并且一记忆胞的最高有效比特MostSignificantBit，MSB是属于上实体程序化单元。一般来说，在MLCNAND型快闪存储器中，下实体程序化单元的写入速度会大于上实体程序化单元的写入速度，和或下实体程序化单元的可靠度是高于上实体程序化单元的可靠度。在本范例实施例中，实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。例如，实体程序化单元为实体页面page或是实体扇sector。若实体程序化单元为实体页面，则此些实体程序化单元通常包括数据比特区与冗余redundancy比特区。数据比特区包含多个实体扇，用以储存使用者数据，而冗余比特区用以储存系统数据例如，错误更正码等管理数据。在本范例实施例中，数据比特区包含32个实体扇，且一个实体扇的大小为512字节byte，B。然而，在其他范例实施例中，数据比特区中也可包含8个、16个或数目更多或更少的实体扇，并且每一个实体扇的大小也可以是更大或更小。另一方面，实体抹除单元为抹除的最小单位。也即，每一实体抹除单元含有最小数目之一并被抹除的记忆胞。例如，实体抹除单元为实体区块block。图5是根据本发明的一范例实施例所示的存储器控制电路单元的概要方块图。请参照图5，存储器控制电路单元404包括存储器管理电路502、主机接口504及存储器接口506。存储器管理电路502用以控制存储器控制电路单元404的整体运作。具体来说，存储器管理电路502具有多个控制指令，并且在存储器储存装置10运作时，此些控制指令会被执行以进行数据的写入、读取与抹除等运作。以下说明存储器管理电路502的操作时，等同于说明存储器控制电路单元404的操作。在本范例实施例中，存储器管理电路502的控制指令是以韧体型式来实作。例如，存储器管理电路502具有微处理器单元未示出与只读存储器未示出，并且此些控制指令是被烧录至此只读存储器中。当存储器储存装置10运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。在另一范例实施例中，存储器管理电路502的控制指令也可以程序码型式储存于可复写式非易失性存储器模块406的特定区域例如，存储器模块中专用于存放系统数据的系统区中。此外，存储器管理电路502具有微处理器单元未示出、只读存储器未示出及随机存取存储器未示出。特别是，此只读存储器具有开机码bootcode，并且当存储器控制电路单元404被致能时，微处理器单元会先执行此开机码来将储存于可复写式非易失性存储器模块406中的控制指令载入至存储器管理电路502的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。此外，在另一范例实施例中，存储器管理电路502的控制指令也可以一硬件型式来实作。例如，存储器管理电路502包括微控制器、记忆胞管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路。记忆胞管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是电连接至微控制器。记忆胞管理电路用以管理可复写式非易失性存储器模块406的记忆胞或其群组。存储器写入电路用以对可复写式非易失性存储器模块406下达写入指令序列以将数据写入至可复写式非易失性存储器模块406中。存储器读取电路用以对可复写式非易失性存储器模块406下达读取指令序列以从可复写式非易失性存储器模块406中读取数据。存储器抹除电路用以对可复写式非易失性存储器模块406下达抹除指令序列以将数据从可复写式非易失性存储器模块406中抹除。数据处理电路用以处理欲写入至可复写式非易失性存储器模块406的数据以及从可复写式非易失性存储器模块406中读取的数据。写入指令序列、读取指令序列及抹除指令序列可各别包括一或多个程序码或指令码并且用以指示可复写式非易失性存储器模块406执行相对应的写入、读取及抹除等操作。在一范例实施例中，存储器管理电路502还可以下达其他类型的指令序列给可复写式非易失性存储器模块406以指示执行相对应的操作。主机接口504是电连接至存储器管理电路502并且用以接收与识别主机系统11所传送的指令与数据。也就是说，主机系统11所传送的指令与数据会通过主机接口504来传送至存储器管理电路502。在本范例实施例中，主机接口504是相容于SATA标准。然而，必须了解的是本发明不限于此，主机接口504也可以是相容于PATA标准、IEEE1394标准、PCIExpress标准、USB标准、SD标准、UHS-I标准、UHS-II标准、MS标准、MMC标准、eMMC标准、UFS标准、CF标准、IDE标准或其他适合的数据传输标准。存储器接口506是电连接至存储器管理电路502并且用以存取可复写式非易失性存储器模块406。也就是说，欲写入至可复写式非易失性存储器模块406的数据会经由存储器接口506转换为可复写式非易失性存储器模块406所能接受的格式。具体来说，若存储器管理电路502要存取可复写式非易失性存储器模块406，存储器接口506会传送对应的指令序列。例如，这些指令序列可包括指示写入数据的写入指令序列、指示读取数据的读取指令序列、指示抹除数据的抹除指令序列、以及用以指示各种存储器操作例如，改变读取电压准位或执行垃圾收集操作等等的相对应的指令序列。这些指令序列例如是由存储器管理电路502产生并且通过存储器接口506传送至可复写式非易失性存储器模块406。这些指令序列可包括一或多个信号，或是在总线上的数据。这些信号或数据可包括指令码或程序码。例如，在读取指令序列中，会包括读取的辨识码、存储器地址等信息。在一范例实施例中，存储器控制电路单元404还包括错误检查与校正电路508、缓冲存储器510与电源管理电路512。错误检查与校正电路508是电连接至存储器管理电路502并且用以执行错误检查与校正操作以确保数据的正确性。具体来说，当存储器管理电路502从主机系统11中接收到写入指令时，错误检查与校正电路508会为对应此写入指令的数据产生对应的错误更正码errorcorrectingcode，ECC和或错误检查码errordetectingcode，EDC，并且存储器管理电路502会将对应此写入指令的数据与对应的错误更正码和或错误检查码写入至可复写式非易失性存储器模块406中。之后，当存储器管理电路502从可复写式非易失性存储器模块406中读取数据时会同时读取此数据对应的错误更正码和或错误检查码，并且错误检查与校正电路508会依据此错误更正码和或错误检查码对所读取的数据执行错误检查与校正操作。缓冲存储器510是电连接至存储器管理电路502并且用以暂存来自于主机系统11的数据与指令或来自于可复写式非易失性存储器模块406的数据。电源管理电路512是电连接至存储器管理电路502并且用以控制存储器储存装置10的电源。图6是根据本发明的一范例实施例所示的管理可复写式非易失性存储器模块的示意图。请参照图6，存储器管理电路502会将可复写式非易失性存储器模块406的实体单元6100～610B逻辑地分组至储存区601与闲置spare区602。储存区601中的实体单元6100～610A储存有数据。例如，储存于储存区601的数据包括有效数据validdata与无效数据invaliddata。闲置区602中的实体单元610A+1～610B尚未被用来储存数据。当欲储存数据时，存储器管理电路502会从闲置区602的实体单元610A+1～610B中选择一个实体单元并且将来自主机系统11或来自储存区601中其他实体单元的数据储存至所选的实体单元中。同时，所选的实体单元会被关联至储存区601。此外，在抹除储存区601中的某一个实体单元后，所抹除的实体单元会被重新关联至闲置区602。在本范例实施例中，属于闲置区602的每一个实体单元也称为闲置实体单元，而属于储存区601的每一个实体单元也称为非闲置non-spare实体单元。在本范例实施例中，一个实体单元是指一个实体抹除单元。然而，在另一范例实施例中，一个实体单元也可以包含多个实体抹除单元。存储器管理电路502会配置逻辑单元6120～612C以映射储存区601中的实体单元6100～610A。在本范例实施例中，每一个逻辑单元是指一个逻辑地址。然而，在另一范例实施例中，一个逻辑单元也可以是指一个逻辑程序化单元、一个逻辑抹除单元或者由多个连续或不连续的逻辑地址组成。此外，逻辑单元6120～612C中的每一者可被映射至一或多个实体单元。存储器管理电路502会将逻辑单元与实体单元之间的映射关系也称为逻辑-实体地址映射关系记录于至少一逻辑-实体映射表。当主机系统11欲从存储器储存装置10读取数据或写入数据至存储器储存装置10时，存储器管理电路502可根据此逻辑-实体映射表来执行对于存储器储存装置10的数据存取操作。在本范例实施例中，有效数据是属于某一个逻辑单元的最新数据，而无效数据则不是属于任一个逻辑单元的数据。例如，若主机系统11将一笔新数据储存至某一逻辑单元而覆盖掉此逻辑单元原先储存的旧数据即，更新属于此逻辑单元的数据，则储存至储存区601中的此笔新数据即为属于此逻辑单元的最新数据并且会被标记为有效，而被覆盖掉的旧数据可能仍然储存在储存区601中但被标记为无效。在本范例实施例中，若属于某一逻辑单元的数据被更新，则此逻辑单元与储存有属于此逻辑单元的旧数据的实体单元之间的映射关系会被移除，并且此逻辑单元与储存有属于此逻辑单元的最新数据的实体单元之间的映射关系会被建立。然而，在另一范例实施例中，若属于某一逻辑单元的数据被更新，则此逻辑单元与储存有属于此逻辑单元的旧数据的实体单元之间的映射关系仍可被维持。当存储器储存装置10出厂时，属于闲置区602的实体单元的总数会是一个预设数目例如，30。在存储器储存装置10的运作中，越来越多的实体单元会被从闲置区602选择并且被关联至储存区601以储存数据例如，来自主机系统11的使用者数据。因此，属于闲置区602的实体单元的总数会随着存储器储存装置10的使用而逐渐减少。在存储器储存装置10的运作中，存储器管理电路502可持续更新属于闲置区602的实体单元的总数。存储器管理电路502可根据闲置区602中实体单元的数目即，闲置实体单元的总数执行数据整并操作。例如，存储器管理电路502可判断属于闲置区602的实体单元的总数是否小于或等于一个门槛值也称为第一门槛值。此第一门槛值例如是2或者更大的值例如，10，本发明不加以限制。若属于闲置区602的实体单元的总数小于或等于第一门槛值，存储器管理电路502可执行数据整并操作。在一范例实施例中，此数据整并操作也称为垃圾收集garbagecollection操作。在数据整并操作中，存储器管理电路502可从储存区601中选择至少一个实体单元也称为来源节点并且尝试将有效数据从所选择的实体单元集中复制到另一实体单元也称为回收节点。用来储存所复制的有效数据的实体单元则是从闲置区602中选择并且会被关联至储存区601。若某一个实体单元所储存的有效数据皆已被复制至回收节点，则此实体单元可被抹除并且被关联至闲置区602。在一范例实施例中，将某一个实体单元从储存区601重新关联回闲置区602的操作或抹除某一个实体单元的操作也称为释放一个闲置实体单元。通过执行数据整并操作，一或多个闲置实体单元会被释放并且使得属于闲置区602的实体单元的总数逐渐增加。在开始执行数据整并操作后，若属于闲置区602的实体单元符合一特定条件，数据整并操作会停止。例如，存储器管理电路502可判断属于闲置区602的实体单元的总数是否大于或等于一个门槛值以下也称为第二门槛值。例如，第二门槛值可以大于第一门槛值。若属于闲置区602的实体单元的总数大于或等于第二门槛值，存储器管理电路502可停止数据整并操作。例如，停止数据整并操作是指结束当前执行中的数据整并操作。在停止一个数据整并操作之后，若属于闲置区602的实体单元的总数再次小于或等于第一门槛值，则下一个数据整并操作可再次被执行，以尝试释放新的闲置实体单元。存储器管理电路502会根据储存区601中的多个实体单元也称为第一实体单元的数据储存状况来记录对应于此些实体单元的排序信息。所记录的排序信息可反映此些实体单元所储存的有效数据和或无效数据的数据量的状态和或分布。例如，存储器管理电路502可根据对应于第一实体单元的有效计数信息来决定对应于第一实体单元的排序信息。例如，对应于某一个实体单元的有效计数信息可包括一个数值也称为有效计数。一个有效计数与相应的实体单元储存的有效数据或无效数据的数据量有关。例如，一个有效计数可正相关于相应的实体单元所储存的有效数据的数据量，和或负相关于相应的实体单元所储存的无效数据的数据量。例如，若对应于某一个实体单元的有效计数增加，表示此实体单元储存的有效数据的数据量增加和或此实体单元储存的无效数据的数据量减少。反之，若对应于某一个实体单元的有效计数减少，表示此实体单元储存的有效数据的数据量减少和或此实体单元储存的无效数据的数据量增加。此外，所记录的排序信息可储存于图4的可复写式非易失性存储器模块406或图5的缓冲存储器510。存储器管理电路502可根据某一个实体单元的数据储存状况动态更新对应于此实体单元的有效计数信息。例如，若某一个实体单元储存的有效数据的数据量增加和或此实体单元储存的无效数据的数据量减少，存储器管理电路502可增加对应于此实体单元的有效计数。或者，若某一个实体单元储存的有效数据的数据量减少和或此实体单元储存的无效数据的数据量增加，存储器管理电路502可减少对应于此实体单元的有效计数。在一范例实施例中，对应于某一个实体单元的有效计数是反映或等于此实体单元中储存有有效数据的实体程序化单元的数目。或者，在另一范例实施例中，对应于某一个实体单元的有效计数是反映或等于此实体单元中储存有无效数据的实体程序化单元的数目。此外，在另一范例实施例中，有效计数也可以是以其他类型的数据单元的大小来表示有效数据或无效数据的数据量，本发明不加以限制。图7是根据本发明的一范例实施例所示的排序实体单元的示意图。请参照图7，假设在某一时间点，实体单元6100～6109所分别对应的有效计数为100、77、88、99、33、22、11、44、66及55。然而，实体单元6100～6109当前的排序信息710并未反映实体单元6100～6109的数据储存状况，且实体单元6100～6109当前也并未依据各自的有效计数进行排序。换言之，排序信息710并未反映出实体单元6100～6109所对应的有效计数的数值大小或实体单元6100～6109所储存的有效数据的数据量。存储器管理电路502可根据实体单元6100～6109的数据储存状况来排序实体单元6100～6109。例如，存储器管理电路502可根据有效计数11、22、33、44、55、66、77、88、99及100排序实体单元6100～6109。经排序的实体单元6100～6109的排序状态可以排序信息720表示。例如，排序信息720可反映出实体单元6106储存的有效数据的数据量最少，实体单元6105储存的有效数据的数据量次少，且实体单元6100储存的有效数据的数据量最多。当执行数据整并操作时，数据整并操作可根据排序信息720来执行。例如，根据排序信息720，储存最少有效数据的实体单元6106可具有最高的优先权以被选择作为有效数据的来源节点，而储存最多有效数据的实体单元6100则可具有最低的优先权以被选择作为有效数据的来源节点。藉此，在数据整并操作中，有效数据可根据排序信息720而依序从实体单元6106、6105、6104、6107、6109、6108、6101、6102、6103及6100收集，并且被复制到至少一闲置实体单元也称为第二实体单元。此外，在一范例实施例中，数据整并操作也可以考虑其他因素而调整至少一实体单元作为来源节点的优先权，例如根据实体单元6100～6109的数据存取频率和或数据储存时间等。另一方面，存储器管理电路502可从主机系统11接收指令。某些类型的指令可能会改变部分实体单元的数据储存状况。例如，可改变实体单元的数据储存状况的指令包括删除trim指令与复写overwrite指令。删除指令可用于删除主机系统11指示删除的数据。根据所接收的删除指令，存储器管理电路502可将可复写式非易失性存储器模块406中属于至少一逻辑单元的数据标记为无效数据。复写指令可指示复写或更新属于至少一逻辑单元的数据。因此，根据所接收的复写指令，存储器管理电路502也可将可复写式非易失性存储器模块406中属于至少一逻辑单元的数据标记为无效数据。若属于某一逻辑单元的数据被标记为无效数据，则此逻辑单元所映射的实体单元所储存的有效数据量就会减少。此外，所述至少一指令也可包括用以增加第一实体单元所储存的有效数据的数据量的指令。在一范例实施例中，若所接收的指令可改变已排序的第一实体单元的数据储存状况，则在重新排序第一实体单元之前，第一实体单元的旧排序信息并无法反应出第一实体单元最新的数据储存状况。因此，在重新排序第一实体单元之前，若依据旧的排序信息即尚未更新的排序信息来对第一实体单元执行数据整并操作，则所执行的数据整并操作的效能可能会下降。在一范例实施例中，存储器管理电路502可根据可改变第一实体单元的数据储存状况的指令来更新对应于第一实体单元的排序信息。藉此，下一次对第一实体单元执行的数据整并操作可根据最新的第一实体单元的数据储存状况执行。图8是根据本发明的另一范例实施例所示的排序实体单元的示意图。请参照图8，根据所接收到的指令，实体单元6102、6103及6100所储存的有效数据的数据量被减少，但是对应于实体单元6100～6109的排序信息810尚未被更新。换言之，排序信息810并未反映出实体单元6100～6109的最新数据储存状况。在本范例实施例中，根据所接收到的指令，实体单元6100～6109的最新数据储存状况可被用于重新排序实体单元6100～6109。例如，在重新排序实体单元6100～6109后，排序信息810可被更新为排序信息820。根据排序信息820，储存最少有效数据的3个实体单元6102、6100及6103从原先具有最低的优先权以被选择作为有效数据的来源节点被更新为具有最高的优先权以被选择作为有效数据的来源节点。藉此，相较于根据排序信息810来执行数据整并操作，根据排序信息820来执行数据整并操作可具有较高的效能。在一范例实施例的数据整并操作中，存储器管理电路502可根据排序信息820从实体单元6100～6109中选择符合一排序条件的至少一实体单元并从所选择的实体单元复制有效数据至至少一第二实体单元。须注意的是，实体单元6100～6109中符合排序条件的实体单元所对应的有效计数可不大于实体单元6100～6109中不符合排序条件的另一实体单元所对应的有效计数。例如，在刚开始数据整并操作时，可将实体单元6102视为符合排序条件的实体单元，并将其余实体单元视为不符合排序条件。在从实体单元6102收集有效数据后，实体单元6100可被视为符合排序条件的实体单元，并将其余实体单元视为不符合排序条件。依此类推，直到收集到足够的有效数据和或停止数据整并操作为止。或者，在另一范例实施例中，在刚开始数据整并操作时，可将实体单元6102、6100及6103视为符合排序条件的实体单元，并将其余实体单元视为不符合排序条件。在从实体单元6102、6100及6103收集有效数据后，可将实体单元6106、6105及6104视为符合排序条件的实体单元，并将其余实体单元视为不符合排序条件，从而逐步执行数据整并操作。此外，在一范例实施例中，数据整并操作也可以考虑其他因素而调整至少一实体单元作为来源节点的优先权，例如根据实体单元6100～6109的数据存取频率和或数据储存时间等，本发明不加以限制。在一范例实施例中，响应于接收到可改变第一实体单元的数据储存状况的指令，第一实体单元的排序信息的更新操作可被启动或触发。在第一实体单元的排序信息的更新操作中，第一实体单元可自动被排序且对应于第一实体单元的排序信息可自动被更新，如图8所示。在一范例实施例中，存储器管理电路502可判断所接收到的指令是否为前述删除指令和或复写指令。一旦接收到删除指令或复写指令，存储器管理电路502可启动更新对应于第一实体单元的排序信息的操作。换言之，在一范例实施例中，存储器管理电路502可根据来自主机系统11的指令的类型来决定是否启动更新对应于第一实体单元的排序信息的操作。在一范例实施例中，存储器管理电路502还可设定其他的条件来启动第一实体单元的排序信息的更新操作。例如，在一范例实施例中，存储器管理电路502可记录所接收的指令例如前述删除指令和或复写指令所指示使用的逻辑单元信息。若此逻辑单元信息符合预设条件，存储器管理电路502可根据第一实体单元的数据储存状况更新对应于第一实体单元的排序信息。反之，若此逻辑单元信息不符合预设条件，存储器管理电路502可不更新对应于第一实体单元的排序信息。在一范例实施例中，存储器管理电路502可判断此逻辑单元信息所对应的逻辑单元范围是否符合预设范围条件。若此逻辑单元信息所对应的逻辑单元范围符合预设范围条件，存储器管理电路502可判定此逻辑单元信息符合预设条件。反之，若此逻辑单元信息所对应的逻辑单元范围不符合预设范围条件，存储器管理电路502可判定此逻辑单元信息不符合预设条件。例如，在接收前述删除指令和或复写指令后，存储器管理电路502可记录所述指令所指示使用的逻辑单元的范围即逻辑单元范围。例如，此逻辑单元范围可以是以逻辑单元的数目来表示。根据所述指令，属于此逻辑单元范围内的数据可被标记为无效数据。若此逻辑单元范围超过一预设范围，存储器管理电路502可启动第一实体单元的排序信息的更新操作。反之，若此逻辑单元范围不超过此预设范围，存储器管理电路502可不启动第一实体单元的排序信息的更新操作。或者，从另一角度来看，若所接收的指令所指示删除或复写的第一实体单元中的数据的数据量大于一预设数据量，则存储器管理电路502可启动第一实体单元的排序信息的更新操作。反之，若所接收的指令所指示删除或复写的第一实体单元中的数据的数据量不大于此预设数据量，则存储器管理电路502可不启动第一实体单元的排序信息的更新操作。在一范例实施例中，若所接收的指令所指示删除或复写的第一实体单元中的数据的数据量也称为逻辑数据量在存储器储存装置10的总可用逻辑容量中的占比超过一预设比例例如10％，则存储器管理电路502可启动第一实体单元的排序信息的更新操作。反之，若所接收的指令所指示删除或复写的第一实体单元中的数据的数据量在存储器储存装置10的总可用逻辑容量中的占比不超过此预设比例，则存储器管理电路502可不启动第一实体单元的排序信息的更新操作。须注意的是，存储器储存装置10的总可用逻辑容量可以是指存储器储存装置10提供给主机系统11使用的总逻辑容量。在一范例实施例中，存储器管理电路502可累计所接收的指令例如前述删除指令和或复写指令的数目。若此数目符合预设数目，存储器管理电路502可根据第一实体单元的数据储存状况更新对应于第一实体单元的排序信息。假设预设数目为10，当接收到10个指示删除或复写第一实体单元所储存的数据的指令时，存储器管理电路502可启动第一实体单元的排序信息的更新操作。反之，若只接收到9个指示删除或复写第一实体单元所储存的数据的指令时，存储器管理电路502可不启动第一实体单元的排序信息的更新操作。此外，在每次更新对应于第一实体单元的排序信息后，先前统计的信息例如前述逻辑单元范围或指令的数目可被重置。在一范例实施例中，当存储器储存装置10被上电或开机时，存储器管理电路502可先自动执行一次第一实体单元的排序信息的更新操作。尔后，存储器储存装置10可根据所接收到的指令和或第一实体单元的数据储存状况的变化来动态启动第一实体单元的排序信息的更新操作。具体的更新第一实体单元的排序信息的操作细节皆已详述于上，在此便不赘述。图9是根据本发明的一范例实施例所示的存储器管理方法的流程图。请参照图9，在步骤S901中，根据多个第一实体单元的数据储存状况记录对应于所述第一实体单元的排序信息。在步骤S902中，接收至少一指令，且所述指令可改变第一实体单元的数据储存状况。例如，所述指令可包括删除指令和或复写指令，且不限于此。在步骤S903中，根据所述指令更新对应于第一实体单元的排序信息。例如，步骤S903包括重新根据第一实体单元的数据储存状况排序第一实体单元，以改变第一实体单元中的至少一者在数据整并操作中被选择作为有效数据的来源节点的优先权。在步骤S904中，根据所更新的排序信息将第一实体单元中的至少一实体单元所储存的数据例如有效数据复制到至少一第二实体单元。例如，步骤S904可包括执行数据整并操作。须注意的是，图9中各步骤已详细说明如上，在此便不再赘述。图9中各步骤可以实作为多个程序码或是电路，本发明不加以限制。此外，图9的方法可以搭配以上范例实施例使用，也可以单独使用，本发明不加以限制。综上所述，在接收到可改变第一实体单元的数据储存状况的指令例如删除指令和或复写指令后，对应于第一实体单元的排序信息可被更新。所更新的排序信息可用于数据整并操作。相较于传统上每次执行垃圾收集操作前都要重新排序非闲置实体单元或者在执行一预设次数例如10次的垃圾收集操作后才重新排序非闲置实体单元，本发明动态决定是否更新对应于实体单元的排序信息，可提高数据整并操作的效能。虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视所附的权利要求所界定者为准。

权利要求：1.一种存储器管理方法，用于可复写式非易失性存储器模块，其特征在于，所述可复写式非易失性存储器模块包括多个实体单元，所述存储器管理方法包括：根据所述多个实体单元中的多个第一实体单元的数据储存状况记录对应于所述多个第一实体单元的排序信息；接收至少一指令，其中所述至少一指令用以改变所述多个第一实体单元的所述数据储存状况；根据所述至少一指令更新所述排序信息；以及根据所更新的所述排序信息将所述多个第一实体单元中的至少一实体单元所储存的数据复制到所述多个实体单元中的至少一第二实体单元。2.根据权利要求1所述的存储器管理方法，其中根据所述多个第一实体单元的所述数据储存状况记录所述排序信息的步骤包括：根据对应于所述多个第一实体单元的有效计数信息决定所述排序信息。3.根据权利要求1所述的存储器管理方法，其中根据所述至少一指令更新所述排序信息的步骤包括：记录所述至少一指令所指示使用的逻辑单元信息；以及若所述逻辑单元信息符合预设条件，根据所述多个第一实体单元的所述数据储存状况更新所述排序信息。4.根据权利要求3所述的存储器管理方法，还包括：若所述逻辑单元信息所对应的逻辑单元范围符合预设范围条件，判定所述逻辑单元信息符合所述预设条件。5.根据权利要求1所述的存储器管理方法，其中根据所述至少一指令更新所述排序信息的步骤包括：累计所述至少一指令的数目；以及若所述至少一指令的所述数目符合预设数目，根据所述多个第一实体单元的所述数据储存状况更新所述排序信息。6.根据权利要求1所述的存储器管理方法，还包括：根据所述至少一指令将属于逻辑单元的数据标记为无效数据，且所述逻辑单元映射至所述多个第一实体单元的其中之一。7.根据权利要求1所述的存储器管理方法，其中根据所更新的所述排序信息将所述多个第一实体单元中的所述至少一实体单元所储存的数据复制到所述多个实体单元中的所述至少一第二实体单元的步骤包括：根据所述排序信息从所述多个第一实体单元中选择符合排序条件的所述至少一实体单元，其中符合所述排序条件的所述至少一实体单元所对应的有效计数不大于所述多个第一实体单元中不符合所述排序条件的另一实体单元所对应的有效计数；以及从所选择的所述至少一实体单元复制数据至所述至少一第二实体单元。8.一种存储器储存装置，其特征在于，包括：连接接口单元，用以电连接至主机系统；可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体单元；以及存储器控制电路单元，电连接至所述连接接口单元与所述可复写式非易失性存储器模块，其中所述存储器控制电路单元用以根据所述多个实体单元中的多个第一实体单元的数据储存状况记录对应于所述多个第一实体单元的排序信息，其中所述存储器控制电路单元还用以接收至少一指令，且所述至少一指令用以改变所述多个第一实体单元的所述数据储存状况，其中所述存储器控制电路单元还用以根据所述至少一指令更新所述排序信息，其中所述存储器控制电路单元还用以根据所更新的所述排序信息将所述多个第一实体单元中的至少一实体单元所储存的数据复制到所述多个实体单元中的至少一第二实体单元。9.根据权利要求8所述的存储器储存装置，其中所述存储器控制电路单元根据所述多个第一实体单元的所述数据储存状况记录所述排序信息的操作包括：根据对应于所述多个第一实体单元的有效计数信息决定所述排序信息。10.根据权利要求8所述的存储器储存装置，其中所述存储器控制电路单元根据所述至少一指令更新所述排序信息的操作包括：记录所述至少一指令所指示使用的逻辑单元信息；以及若所述逻辑单元信息符合预设条件，根据所述多个第一实体单元的所述数据储存状况更新所述排序信息。11.根据权利要求10所述的存储器储存装置，其中若所述逻辑单元信息所对应的逻辑单元范围符合预设范围条件，所述存储器控制电路单元还用以判定所述逻辑单元信息符合所述预设条件。12.根据权利要求8所述的存储器储存装置，其中所述存储器控制电路单元根据所述至少一指令更新所述排序信息的操作包括：累计所述至少一指令的数目；以及若所述至少一指令的所述数目符合预设数目，根据所述多个第一实体单元的所述数据储存状况更新所述排序信息。13.根据权利要求8所述的存储器储存装置，其中所述存储器控制电路单元还用以根据所述至少一指令将属于逻辑单元的数据标记为无效数据，且所述逻辑单元映射至所述多个第一实体单元的其中之一。14.根据权利要求8所述的存储器储存装置，其中所述存储器控制电路单元根据所更新的所述排序信息将所述多个第一实体单元中的所述至少一实体单元所储存的数据复制到所述多个实体单元中的所述至少一第二实体单元的操作包括：根据所述排序信息从所述多个第一实体单元中选择符合排序条件的所述至少一实体单元，其中符合所述排序条件的所述至少一实体单元所对应的有效计数不大于所述多个第一实体单元中不符合所述排序条件的另一实体单元所对应的有效计数；以及从所选择的所述至少一实体单元复制数据至所述至少一第二实体单元。15.一种存储器控制电路单元，用于控制存储器储存装置，其特征在于，所述存储器控制电路单元包括：主机接口，用以电连接至主机系统；存储器接口，用以电连接至可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体单元；以及存储器管理电路，电连接至所述主机接口与所述存储器接口，其中所述存储器管理电路用以根据所述多个实体单元中的多个第一实体单元的数据储存状况记录对应于所述多个第一实体单元的排序信息，其中所述存储器管理电路还用以接收至少一指令，且所述至少一指令用以改变所述多个第一实体单元的所述数据储存状况，其中所述存储器管理电路还用以根据所述至少一指令更新所述排序信息，其中所述存储器管理电路还用以根据所更新的所述排序信息将所述多个第一实体单元中的至少一实体单元所储存的数据复制到所述多个实体单元中的至少一第二实体单元。16.根据权利要求15所述的存储器控制电路单元，其中所述存储器管理电路根据所述多个第一实体单元的所述数据储存状况记录所述排序信息的操作包括：根据对应于所述多个第一实体单元的有效计数信息决定所述排序信息。17.根据权利要求15所述的存储器控制电路单元，其中所述存储器管理电路根据所述至少一指令更新所述排序信息的操作包括：记录所述至少一指令所指示使用的逻辑单元信息；以及若所述逻辑单元信息符合预设条件，根据所述多个第一实体单元的所述数据储存状况更新所述排序信息。18.根据权利要求17所述的存储器控制电路单元，其中若所述逻辑单元信息所对应的逻辑单元范围符合预设范围条件，所述存储器管理电路还用以判定所述逻辑单元信息符合所述预设条件。19.根据权利要求15所述的存储器控制电路单元，其中所述存储器管理电路根据所述至少一指令更新所述排序信息的操作包括：累计所述至少一指令的数目；以及若所述至少一指令的所述数目符合预设数目，根据所述多个第一实体单元的所述数据储存状况更新所述排序信息。20.根据权利要求15所述的存储器控制电路单元，其中所述存储器管理电路还用以根据所述至少一指令将属于逻辑单元的数据标记为无效数据，且所述逻辑单元映射至所述多个第一实体单元的其中之一。21.根据权利要求15所述的存储器控制电路单元，其中所述存储器管理电路根据所更新的所述排序信息将所述多个第一实体单元中的所述至少一实体单元所储存的数据复制到所述多个实体单元中的所述至少一第二实体单元的操作包括：根据所述排序信息从所述多个第一实体单元中选择符合排序条件的所述至少一实体单元，其中符合所述排序条件的所述至少一实体单元所对应的有效计数不大于所述多个第一实体单元中不符合所述排序条件的另一实体单元所对应的有效计数；以及从所选择的所述至少一实体单元复制数据至所述至少一第二实体单元。

百度查询： 群联电子股份有限公司 存储器管理方法、存储器储存装置及存储器控制电路单元

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD