申请/专利权人：友达光电股份有限公司

申请日：2019-07-17

公开（公告）日：2023-03-14

公开（公告）号：CN110361898B

主分类号：G02F1/1343

分类号：G02F1/1343;G02F1/1362

优先权：["20190329 TW 108111231","20181127 US 62/771,767"]

专利状态码：有效-授权

法律状态：2023.03.14#授权;2019.11.15#实质审查的生效;2019.10.22#公开

摘要：一种显示面板、驱动电路及显示面板制作方法，其中显示面板包括基板、多个标准像素单元以及多个虚置像素单元。多个第一导体图案及一遮蔽图案层的多个遮蔽区块于基板上呈阵列排列。各标准像素单元包括第一导体图案中的一第一导体图案及遮蔽区块中的一第一遮蔽区块，第一遮蔽区块分别与第一导体图案重叠。各虚置像素单元包括些遮蔽区块中的一第二遮蔽区块，第二遮蔽区块未与第一导体图案重叠，其中基板的第一边缘与标准像素单元中的一标准像素单元相邻虚置像素单元的第二边缘相隔第一间距，第一间距介于50微米与3000微米之间。

主权项：1.一种显示面板，包括：一基板，其中多个第一导体图案及一遮蔽图案层的多个遮蔽区块于该基板上呈阵列排列；多个标准像素单元，各该标准像素单元包括所述多个第一导体图案中的一第一导体图案及所述多个遮蔽区块中的一第一遮蔽区块，所述多个第一遮蔽区块分别与所述多个第一导体图案重叠；以及多个虚置像素单元，各该虚置像素单元包括所述多个遮蔽区块中的一第二遮蔽区块，所述多个第二遮蔽区块未与所述多个第一导体图案重叠，其中该基板的一第一边缘与所述多个标准像素单元中的一标准像素单元相邻所述多个虚置像素单元的一第二边缘相隔一第一间距，该第一间距介于50微米与3000微米之间，另包括：多个标准阶级电路，各该标准阶级电路包括多个第三导体图案中的一第三导体图案，所述多个标准阶级电路对应所述多个标准像素单元设置；以及至少一虚置阶级电路，该至少一虚置阶级电路中的一虚置阶级电路对应所述多个虚置像素单元中的一虚置像素单元设置，其中该基板的该第一边缘与所述多个标准阶级电路中的一标准阶级电路相邻该至少一虚置阶级电路的一第三边缘相隔一第二间距，该第二间距介于50微米与3000微米之间，另包括多个阶级连接线，所述多个阶级连接线中位于边缘的一第一阶级连接线电性连接于该至少一虚置阶级电路中的一虚置阶级电路及所述多个标准阶级电路中的一标准阶级电路之间，该第一阶级连接线的一区段相邻设置于一净空区域，该净空区域设置于该至少一虚置阶级电路中的一虚置阶级电路与所述多个标准阶级电路中相邻该至少一虚置阶级电路的一标准阶级电路之间，各该标准阶级电路包括多个主动元件，所述多个主动元件空出该净空区域，该净空区域的长度介于50微米与150微米之间，该净空区域的宽度介于50微米与150微米之间，所述多个阶级连接线中的一第二阶级连接线电性连接于该至少一虚置阶级电路中的一虚置阶级电路及所述多个标准阶级电路中的一标准阶级电路之间，该第二阶级连接线具有一第一区段及一第二区段，该第一区段位于该至少一虚置阶级电路中的一虚置阶级电路与所述多个标准阶级电路中相邻该至少一虚置阶级电路的一标准阶级电路之间，该第一区段的线宽小于该第二区段的线宽。

全文数据：显示面板、驱动电路及显示面板制作方法技术领域本发明涉及一种电子装置，且特别涉及一种显示面板、驱动电路及显示面板制作方法。背景技术液晶显示面板可由对向基板、阵列基板arraysubstrate以及位于两基板之间的液晶层liquidcrystallayer所构成。为了提高工艺效率，现行液晶显示面板的制作多是先组立阵列基板板材及对向基板板材，并将液晶材料密封于其间，以形成具有多个显示面板的母板。此后，再将母板切割为多个独立的显示面板。因应广泛的产品需求，显示面板的尺寸常有不同的设计。现行液晶显示面板的制作需针对不同尺寸的显示面板开发掩模，而无法降低制作成本，也不利于客制化特殊尺寸的显示面板。发明内容本发明的一实施例中，提供一种显示面板，其架构有助于提升显示面板尺寸制作的弹性、改善显示面板切割工艺后导电材料腐蚀的缺点，且避免显示面板切割工艺中不同膜层或元件发生短路的问题。本发明的一实施例提出一种显示面板，包括一基板、多个标准像素单元以及多个虚置像素单元。多个第一导体图案及一遮蔽图案层的多个遮蔽区块于该基板上呈阵列排列；各该标准像素单元包括所述多个第一导体图案中的一第一导体图案及所述多个遮蔽区块中的一第一遮蔽区块，所述多个第一遮蔽区块分别与所述多个第一导体图案重叠；各该虚置像素单元包括所述多个遮蔽区块中的一第二遮蔽区块，所述多个第二遮蔽区块未与所述多个第一导体图案重叠，其中该基板的一第一边缘与所述多个标准像素单元中的一标准像素单元相邻所述多个虚置像素单元的一第二边缘相隔一第一间距，该第一间距介于50微米与3000微米之间。本发明的一实施例中，提供一种驱动电路，其架构有助于提升驱动电路切割工艺的良率及避免信号干扰问题。本发明的一实施例提出一种驱动电路，包括多个阶级电路以及多个阶级连接线。各该阶级电路包括多个主动元件；所述多个阶级连接线中位于边缘的一第一阶级连接线电性连接于所述多个阶级电路中的两个阶级电路之间，该第一阶级连接线的一区段相邻设置于一净空区域，该净空区域位于所述多个阶级电路中相邻的两个阶级电路之间，所述多个主动元件空出该净空区域，该净空区域的长度介于50微米与150微米之间，该净空区域的宽度介于50微米与150微米之间。本发明的一实施例中，提供一种驱动电路，其架构有助于提升驱动电路切割工艺的良率及避免信号干扰问题。本发明的一实施例提出一种驱动电路，包括多个阶级电路以及多个阶级连接线。各该阶级电路包括多个主动元件；所述多个阶级连接线中的一第一阶级连接线电性连接于所述多个阶级电路中的两个阶级电路之间，该第一阶级连接线具有一第一区段及一第二区段，该第一区段位于所述多个阶级电路中相邻的两个阶级电路之间，该第一区段的线宽小于该第二区段的线宽。本发明的一实施例中，提供一种显示面板制作方法，其架构有助于提升显示面板尺寸制作的弹性、改善显示面板切割工艺后导电材料腐蚀的缺点，且避免显示面板切割工艺中不同膜层或元件发生短路的问题。本发明的一实施例提出一种显示面板制作方法，包括提供一基板材料层、形成多个标准像素单元及多个虚置像素单元以及沿至少一切割面切割该基板材料层。其中其中多个第一导体图案及一遮蔽图案层的多个遮蔽区块于该基板材料层上呈阵列排列，各该标准像素单元包括所述多个第一导体图案中的一第一导体图案及所述多个遮蔽区块中的一第一遮蔽区块，所述多个第一遮蔽区块分别与所述多个第一导体图案重叠，各该虚置像素单元包括所述多个遮蔽区块中的一第二遮蔽区块，所述多个第二遮蔽区块未与所述多个第一导体图案重叠。其中该至少一切割面中的一切割面与所述多个标准像素单元中的一标准像素单元相邻所述多个虚置像素单元的一第一边缘相隔一第一间距，该第一间距介于50微米与3000微米之间。在本发明的实施例的显示面板中，由于预切割区中仅设置缺少特定材料如导电材料的虚置像素单元，因此切割制作出的显示面板边缘不会有导电材料裸露，而可避免显示面板切割工艺中不同膜层或元件发生短路的问题或避免切割工艺后腐蚀的问题，进而确保显示品质。此外，为了避免信号干扰，在显示面板切割工艺之后进行驱动电路切割，以切断阶级连接线。阶级连接线具有宽度不同的区段，或者阶级连接线在预切割的区段可远离其他元件设置，以提高驱动电路切割工艺的良率。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合说明书附图作详细说明如下。附图说明图1A是本发明一实施方式的显示面板的俯视示意图。图1B及图1C分别是沿图1A的剖线I-I’、II-II’绘制的剖面示意图。图2是本发明一实施方式的显示面板的母板的俯视示意图。图3A至图3I是本发明一实施方式的局部的母板的制造流程的剖面示意图。图4是本发明一实施方式的母板的显示面板切割工艺的俯视示意图。图5至图7分别是本发明一实施方式的显示面板的剖面示意图。图8A是本发明图1A所绘制的显示面板10局部的俯视示意图。图8B至图8D分别是本发明图8A所绘制的显示面板局部区域的俯视示意图。图9至图11分别是本发明一实施方式的显示面板局部的俯视示意图。附图标记说明：10、42、43、50、60、70、90、95：显示面板100、190：基板110：显示介质120：支撑结构130：导电层140：粘着层150：平坦化层160：彩色滤光图案170：遮蔽图案层170S、170D：遮蔽区块172S、172D：开口180、182、185：绝缘层20：母板300：基板材料层301、304：导体材料层302、305：光刻胶材料层302H、305Hs、305Hd：第一未曝光区域302E1、305E1a、305E1b：第一曝光区域302E2、305E2：第二曝光区域302P、305P：图案化光刻胶层303、306：第一掩模303Q、306Qs、306Qd：掩模图案410、420、430：外部电路700：遮光胶条800a、800b、800c、800d、900、1000：阶级连接线810S、810G、810SM：主动元件连接线810Sn、810Gn、810SMn、EP1n、EP2n：开口890、990：元件连接线8001、10001：第一区段8002、10002：第二区段10001a～10001c：分支AA：显示区NAA：非显示区DR、DR1、DR2：驱动电路区B、B1、B2：周边线路区BD：接合区C、C1～C3：预切割区SPC：标准像素单元DPC、DPC5、DPC6、DPC7：虚置像素单元SSC、SSC9、SSC11：标准阶级电路DSC、DSC11：虚置阶级电路WTH1、WTH2、WW：宽度LL、LN1：长度DIS1、DIS2：间距E1、E2、E3：边缘GI1、GI2、PV1：绝缘区块WGI1、WPV1：拟绝缘区块G1、G2、S1、S2、D1、D2：导体图案WG1、WG2、WS1、WS2、WD2、WG9、WS9、WD9、WG11、WS11：拟导体图案WSM1：拟半导体图案SM1、SM2、SM9：半导体图案PE1：像素电极CR：中央区CS1～CS3：切割面L1、L2：曝光光束TFT8a、TFT8b、TFT9a、TFT11a：主动元件CT8：电容器EP1、EP2：电极板WEP1、WEP2、WEP3、WEP4：拟电极板XX：净空区域W1、W2、W3、Ws、Wg、Wsm：线宽CL1：切割线ZM1～ZM3：区域具体实施方式实施方式中所提到的方向用语，例如：“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本发明。在附图中，各附图示出的是特定示范实施例中所使用的方法、结构及或材料的通常性特征。然而，这些附图不应被解释为界定或限制由这些示范实施例所涵盖的范围或性质。举例来说，为了清楚起见，各膜层、区域及或结构的相对尺寸、厚度及位置可能缩小或放大。在实施方式中，相同或相似的元件将采用相同或相似的标号，且将省略其赘述。此外，不同示范实施例中的特征在没有冲突的情况下可相互组合，且依本说明书或保护范围所作的简单的等效变化与修饰，皆仍属本专利涵盖的范围内。另外，本说明书或保护范围中提及的“第一”、“第二”等用语仅用以命名分立discrete的元件或区别不同实施例或范围，而并非用来限制元件数量上的上限或下限，也并非用以限定元件的制造顺序或设置顺序。图1A是本发明一实施方式的显示面板10的俯视示意图，图1B是沿图1A的剖线I-I’绘制的剖面示意图，图1C是沿图1A的剖线II-II’绘制的剖面示意图。请参照图1A，显示面板10可具有显示区AA及位于显示区AA周围的非显示区NAA，其中非显示区NAA可包括驱动电路区DR、位于驱动电路区DR的一侧的周边线路区B、接合区BD以及预切割区C。请一并参照图1A至图1C，显示面板10可包括基板100、190、标准像素单元SPC、虚置像素单元DPC、标准阶级电路SSC、虚置阶级电路DSC、显示介质110、支撑结构120、导电层130、粘着层140、平坦化层150、遮蔽图案层170、绝缘层180、182、185。换言之，像素单元可区分为标准像素单元SPC与虚置像素单元DPC，阶级电路可区分为标准阶级电路SSC与虚置阶级电路DSC。其中，遮蔽图案层170可区分为多个遮蔽区块170S、170D，各遮蔽区块170S、170D中分别具有封闭的一开口172S、172D，使得各遮蔽区块170S、170D为中空矩形。类似地，绝缘层180可区分为多个绝缘区块GI1，绝缘层182可区分为多个绝缘区块GI2，绝缘层185可区分为多个绝缘区块PV1。标准像素单元SPC与虚置像素单元DPC的不同之处在于元件不完全相同。标准像素单元SPC可包括导体图案G1、S1、D1、半导体图案SM1、像素电极PE1、彩色滤光图案160、遮蔽图案层170中的遮蔽区块170S、绝缘层180中的绝缘区块GI1及绝缘层185中的绝缘区块PV1。虚置像素单元DPC包括半导体图案SM1、像素电极PE1、彩色滤光图案160、遮蔽图案层170中的遮蔽区块170D、绝缘层180中的绝缘区块GI1及绝缘层185中的绝缘区块PV1，并可选择性包括拟导体图案WG1、WS1。换言之，虚置像素单元DPC缺少导体图案G1、S1、D1，意即虚置像素单元DPC缺少标准像素单元SPC中的部分膜层或元件。其中，虚置像素单元DPC中的拟导体图案WG1、WS1为标准像素单元SPC中的导体图案G1、D1的残存部分，意即外型尺寸仅局部相似。值得注意的是，图1B左侧的虚置像素单元DPC虽与图1B右侧的虚置像素单元DPC不完全相同，但两者均不包括标准像素单元SPC中的导体图案G1、S1、D1，功能与技术效果都类似，且为了便于说明并强调虚置像素单元DPC与标准像素单元SPC之间的差异，因此图1B左侧的虚置像素单元DPC与图1B右侧的虚置像素单元DPC共用相同的符号。标准像素单元SPC与虚置像素单元DPC的不同之处在于元件之间的对应关系不完全相同。其中，标准像素单元SPC中包括导体图案G1、S1、D1，因此标准像素单元SPC中的遮蔽区块170S或彩色滤光图案160可与导体图案G1、S1、D1重叠。虚置像素单元DPC均不包括标准像素单元SPC中的导体图案G1、S1、D1，因此虚置像素单元DPC遮蔽区块170D或彩色滤光图案160均未与导体图案G1、S1、D1重叠。类似地，标准阶级电路SSC与虚置阶级电路DSC的不同之处在于元件不完全相同。标准阶级电路SSC可包括导体图案G2、S2、D2、半导体图案SM2及绝缘层182中的绝缘区块GI2。虚置阶级电路DSC包括半导体图案SM2及绝缘层182中的绝缘区块GI2，并可选择性包括拟导体图案WG2、WS2、WD2。换言之，虚置阶级电路DSC缺少导体图案G2、S2、D2，意即虚置阶级电路DSC缺少标准阶级电路SSC中的部分膜层或元件。其中，虚置阶级电路DSC中的拟导体图案WG2、WS2、WD2为标准阶级电路SSC中的导体图案G2、S2、D2的残存部分，意即外型尺寸仅局部相似。值得注意的是，图1C左侧的虚置阶级电路DSC虽与图1C右侧的虚置阶级电路DSC不完全相同，但两者均不包括标准阶级电路SSC中的导体图案G2、S2、D2，功能与技术效果都类似，且为了便于说明并强调虚置阶级电路DSC与标准阶级电路SSC之间的差异，因此图1C左侧的虚置阶级电路DSC与图1C右侧的虚置阶级电路DSC共用相同的符号。标准像素单元SPC、虚置像素单元DPC、标准阶级电路SSC及虚置阶级电路DSC之间以特定的方式设置。具体而言，如图1A所示，显示区AA中仅设置标准像素单元SPC；非显示区NAA中可选择性设置标准像素单元SPC。此外，虚置像素单元DPC与标准像素单元SPC彼此紧密排列而构成一矩阵，因此，虚置像素单元DPC与标准像素单元SPC所包含的模层或元件亦规则排列，举例来说，彩色滤光图案160、导体图案G1、S1、D1及遮蔽区块170S、172D即于基板100上呈阵列排列。类似地，虚置阶级电路DSC与标准阶级电路SSC亦呈阵列排列。更进一步地，在一些实施例中，一个标准阶级电路SSC可对应一个或多个标准像素单元SPC设置，一个虚置阶级电路DSC可对应一个或多个虚置像素单元DPC设置。再者，粘着层140除了可与部分的虚置像素单元DPC或部分的虚置阶级电路DSC重叠外，粘着层140亦可与部分的标准像素单元SPC或部分的标准阶级电路SSC重叠，举例来说，在图1C中，粘着层140与1个标准阶级电路SSC重叠，但本发明不限于此，粘着层140亦可与2至4个标准阶级电路SSC重叠。如图1A所示，基于工艺精度，显示面板10于其边缘预留预切割区C，以避免显示面板切割工艺中损及位于显示区AA中的膜层或元件。在此情况下，预切割区C的边缘可与基板100部分的边缘如边缘E1对齐。此外，预切割区C可与驱动电路区DR及周边线路区B部分重叠，然而，预切割区C与显示区AA分离而不重叠。在另一些实施例中，非显示区NAA的预切割区C中设置虚置像素单元DPC及虚置阶级电路DSC，而不设置标准像素单元SPC及标准阶级电路SSC。在另一些实施例中，非显示区NAA的预切割区C中缺少特定材料制作的膜层或元件，例如金属或导电材料制作的膜层或元件。在另一些实施例中，由于位于基板100边缘如边缘E1的虚置像素单元DPC及虚置阶级电路DSC缺少金属或导电材料制作的膜层或元件如导体图案G1、G2、S1、S2、D1、D2，因此切割制作出的显示面板10边缘不会有金属或导电材料裸露，而可避免显示面板切割工艺中发生短路或避免显示面板切割工艺后腐蚀的问题，进而确保显示品质。类似地，周边线路区B与预切割区C重叠处亦缺少金属或导电材料制作的膜层或元件。在一些实施例中，于基板100边缘如边缘E1的虚置像素单元DPC及虚置阶级电路DSC的边缘与基板100边缘即边缘E1切齐。预切割区C的宽度可视工艺精度而调整。在一些实施例中，预切割区C的宽度WTH1介于50微米micrometer，μm与3000微米之间。在一些实施例中，预切割区C各个区段可具有相同的宽度；在另一些实施例中，预切割区C的不同区段可具有不同的宽度。在一些实施例中，基板100的边缘E1与标准像素单元SPC中相邻虚置像素单元DPC的边缘E2相隔间距DIS1，间距DIS1可大致界定出预切割区C的范围。在一些实施例中，间距DIS1大于等于50微米；在另一些实施例中，间距DIS1微米介于50微米与3000微米之间。在另一些实施例中，基板100的边缘E1与标准阶级电路SSC中相邻虚置阶级电路DSC的边缘E3相隔间距DIS2，间距DIS2可大致界定出预切割区C的范围。在一些实施例中，间距DIS2大于等于50微米；在另一些实施例中，间距DIS2微米介于50微米与3000微米之间。值得注意的是，在图1B中，标准像素单元SPC及虚置像素单元DPC的边缘如边缘E2是分别依据遮蔽区块170S、170D的边缘来定义；在其他的实施例中，标准像素单元SPC及虚置像素单元DPC的边缘可分别依据彩色滤光图案160的边缘来定义；在其他的实施例中，标准像素单元SPC的边缘亦可依据像素电极PE1的边缘来定义，而虚置像素单元DPC则与标准像素单元SPC大小相似。为了提升显示面板10尺寸制作上的弹性与良率，用来制作显示面板10的母板可进一步地设计，以于母板中切割出任意尺寸的显示面板10的同时，确保显示面板10的显示品质。具体而言，图2是本发明一实施方式的显示面板10的母板20的俯视示意图。请参照图2，母板20可具有中央区CR、预切割区C1～C3、接合区BD、位于中央区CR的两侧的驱动电路区DR1、DR2及周边线路区B1、B2。预切割区C1～C3分别与中央区CR、驱动电路区DR1、DR2及周边线路区B1、B2部分重叠。在一些实施例中，预切割区C1～C3可具有相同的宽度；在另一些实施例中，预切割区C1～C3可具有不同的宽度。在一些实施例中，预切割区C1～C3的宽度WTH2介于50微米与3500微米之间。母板20是用来制作显示面板10，因此图2中左上角示出示出图1A的显示面板10。更进一步地，切割面CS1～CS3分别位于预切割区C1～C3中，其中，切割面CS1可将显示面板10自母板20划分出来。由上述可知，母板20包括多个标准像素单元未示出于图2、多个虚置像素单元未示出于图2、多个标准阶级电路未示出于图2以及多个虚置阶级电路未示出于图2。其中，虚置阶级电路主要设置于驱动电路区DR1、DR2与预切割区C1～C3的重叠区域，标准阶级电路则主要设置于驱动电路区DR1、DR2的其余区域。虚置像素单元主要设置于中央区CR与预切割区C1～C3的重叠区域，标准像素单元则主要设置于中央区CR的其余区域，且标准像素单元、虚置像素单元、标准阶级电路以及虚置阶级电路呈阵列排列。为了详细说明本实施例的母板20及显示面板10的技术内容，以下更搭配图3A至图3I来说明母板20的制造方法，并搭配图4来进一步说明显示面板10的制造方法。图3A至图3I是本发明一实施方式的局部的母板20的制造流程的剖面示意图，图3A至图3I的剖面位置分为对应至图2的剖线III-III’的位置。请参照图3A，首先提供基板材料层300。基板材料层300可以是刚性基板，例如玻璃基板、石英基板或硅基板，或可以是柔性基板，例如聚合物基板或塑胶基板。接着，于基板材料层300上连续地形成导体材料层301。也就是说，在本实施例中，导体材料层301可位于中央区CR；然而，在其他的实施例中，导体材料层301亦可位于中央区CR、驱动电路区DR1、DR2及周边线路区B1、B2。基于导电性的考量，导体材料层301的材质一般是金属材料或合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物等的其他导电材料。接着，于导体材料层301上全面性地形成光刻胶材料层302，导体材料层301与光刻胶材料层302完全重叠。于导体材料层301上形成光刻胶材料层302后，进行两道曝光工艺及一道显影工艺。在本实施例中，第一道曝光工艺是以照度均匀分布的曝光光束L1，经由第一掩模光罩303对光刻胶材料层302照射，以于光刻胶材料层302上形成第一未曝光区域302H与第一曝光区域302E1。其中，第一掩模303至少具有不透光的掩模图案303Q。在本实施例中，各第一未曝光区域302H的形状均相同，且第一未曝光区域302H的形状与图1B中的导体图案G1的形状相同，换言之，本实施例是于母板20的中央区CR形成大小相同且呈阵列排列的第一未曝光区域302H，如此一来，母板20将可切割为任意尺寸的显示面板，而显示面板的尺寸与第一掩模303的图案或第一曝光区域302E1不相关。请参照图3B，进行第二道曝光工艺，而于光刻胶材料层302上形成第二曝光区域302E2。在本实施例中，第二曝光区域302E2的形状大小与预切割区C1的形状大小完全相同。此外，在本实施例中，第二曝光区域302E2部分或全部重叠于部分的第一未曝光区域302H及部分的第一曝光区域302E1；在其他的实施例中，第二曝光区域302E2与部分的第一未曝光区域302H或部分的第一曝光区域302E1部分或全部重叠。换言之，母板20将可依据第二曝光区域302E2的形状而切割为任意尺寸的显示面板，而显示面板的尺寸与第二曝光区域302E2的图案相关。在一些实施例中，第二道曝光工艺可利用曝光机提供的曝光光束L2直接对光刻胶材料层302进行局部照明，换言之，曝光光束L2的照度集中而分布于第二曝光区域302E2，如此一来，无须使用额外的掩模。然而本发明不限于此，在另一些实施例中，可利用照度均匀分布的曝光光束L1结合一第二掩模图未示而形成曝光光束L2，并对光刻胶材料层302照射，以进行第二道曝光工艺。请参照图3C，对光刻胶材料层302进行一道显影工艺，以形成图案化光刻胶层302P。接着，请参照图3D，以图案化光刻胶层302P作为遮罩，对导体材料层301进行蚀刻工艺，并在进行蚀刻工艺以形成导体图案G1及拟导体图案WG1后，移除图案化光刻胶层302P，其中，移除图案化光刻胶层302P的方法可包括湿式去光刻胶法或干式去光刻胶法。如此一来，可依据第一曝光区域302E1及第二曝光区域302E2，图案化导体材料层301，以形成图1B中的导体图案G1及拟导体图案WG1。其中，导体图案G1于基板材料层300的投影形状相同于第一未曝光区域302H于基板材料层300的投影形状，拟导体图案WG1于基板材料层300的投影形状则相同于第一未曝光区域302H中扣除第二曝光区域302E2的残存区域于基板材料层300的投影形状。在本实施例中，位于母板20中央区CR的导体图案G1是通过对光刻胶材料层302的两道曝光工艺及一道显影工艺而形成；类似地，位于母板20的驱动电路区DR1、DR2的导体图案G2或周边线路区B中的走线也可通过对光刻胶材料层的两道曝光工艺及一道显影工艺而形成，并且图1B、1C中的导体图案G1、G2可分别为栅极。更进一步地，在其他实施例中，形成导体图案G1时，可一并形成扫描线图未示，导体图案G1可电性连接至扫描线；类似地，形成导体图案G2时，可一并形成元件连接线图未示或主动元件连接线图未示，导体图案G2可电性连接至元件连接线或主动元件连接线。请参照图3E，于基板100上连续地形成覆盖导体图案G1及拟导体图案WG1的绝缘区块GI1。在本实施例中，绝缘区块GI1的材质可包括无机材料、有机材料或其组合在一些实施例中，绝缘区块GI1形成于母板20中央区CR时，可一并于母板20的驱动电路区DR1、DR2形成绝缘区块GI2，并且图1B、1C中的绝缘区块GI1、GI2可分别为闸绝缘层。接着，于基板100上形成与导体图案G1或拟导体图案WG1重叠的半导体图案SM1。半导体图案SM1的材质可包括多晶硅。在本实施例中，半导体图案SM1可通过一道微影蚀刻光刻工艺而形成。在一些实施例中，半导体图案SM1形成于母板20中央区CR时，可一并于母板20的驱动电路区DR1、DR2形成半导体图案SM2，并且半导体图案SM1、SM2可分别包括源极区、漏极区及通道区。在本实施例中，导体图案G1、G2分别设置于半导体图案SM1、SM2下方，因而将构成底部栅极型的薄膜晶体管bottomgateTFT。然而，本发明并不限于此，在其他实施例中，也可设计为顶部栅极型的薄膜晶体管topgateTFT或其他适当形式的薄膜晶体管。接着，于基板材料层300上连续地形成导体材料层304。基于导电性的考量，导体材料层304的材质一般是金属材料，换言之，导体材料层304可与导体材料层301材质类似。接着，于导体材料层304上全面性地形成光刻胶材料层305，导体材料层304与光刻胶材料层305完全重叠。于导体材料层304上形成光刻胶材料层305后，进行另外的两道曝光工艺及一道显影工艺。在本实施例中，第一道曝光工艺是以照度均匀分布的曝光光束L1，经由第一掩模306对光刻胶材料层305照射，以于光刻胶材料层305上形成第一未曝光区域305Hs、305Hd与第一曝光区域305E1a、305E1b。其中，第一掩模306至少具有不透光的掩模图案306Qs、306Qd。在本实施例中，各第一未曝光区域305Hs于基板材料层300的投影形状均相同，且第一未曝光区域305Hs于基板材料层300的投影形状与图1B中的导体图案S1对基板100的投影形状相同；各第一未曝光区域305Hd的形状均相同，且第一未曝光区域305Hd的形状与图1B中的导体图案D1的形状相同。换言之，本实施例是于母板20的中央区CR形成形状规则且呈阵列排列的第一未曝光区域305Hs、305Hd，如此一来，母板20将可切割为任意尺寸的显示面板，而显示面板的尺寸与第一掩模306或第一曝光区域305E1a、305E1b的图案不相关。请参照图3F，进行第二道曝光工艺，而于光刻胶材料层305上形成第二曝光区域305E2。在本实施例中，第二曝光区域302E2、305E2于基板材料层300的投影形状大小与预切割区C1的形状大小完全相同。在一些实施例中，第二曝光区域302E2于基板材料层300的投影完全重叠于第二曝光区域305E2于基板材料层300的投影；在另一些实施例中，考虑工艺精度，第二曝光区域302E2于基板材料层300的投影未与第二曝光区域305E2于基板材料层300的投影完全对齐，例如，第二曝光区域302E2于基板材料层300的投影相较第二曝光区域305E2于基板材料层300的投影有100微米的错位。此外，在本实施例中，第二曝光区域305E2部分或全部重叠于部分的第一未曝光区域305Hs、305Hd及部分的第一曝光区域305E1a、305E1b；在其他的实施例中，第二曝光区域305E2与部分的第一未曝光区域305Hs、305Hd或部分的第一曝光区域305E1a、305E1b部分或全部重叠。换言之，母板20将可依据第二曝光区域305E2的形状而切割为任意尺寸的显示面板，而显示面板的尺寸与第二曝光区域305E2于基板材料层300的投影图案相关。在一些实施例中，第二道曝光工艺可利用曝光机提供的曝光光束L2直接对光刻胶材料层305进行局部照明，换言之，曝光光束L2的照度集中而分布于第二曝光区域305E2，如此一来，无须使用额外的掩模。然而本发明不限于此，在另一些实施例中，可利用照度均匀分布的曝光光束L1结合另一第二掩模图未示而形成曝光光束L2，并对光刻胶材料层305照射，以进行第二道曝光工艺。请参照图3G，对光刻胶材料层305进行一道显影工艺，以形成图案化光刻胶层305P。接着，请参照图3H，以图案化光刻胶层305P作为遮罩，对导体材料层304进行蚀刻工艺，并在进行蚀刻工艺以形成导体图案S1、D1及拟导体图案WS1后，移除图案化光刻胶层305P。如此一来，可依据第一曝光区域305E1a、305E1b及第二曝光区域305E2，图案化导体材料层304，以形成图1B中的导体图案S1、D1及拟导体图案WS1。其中，导体图案S1、D1于基板材料层300的投影形状分别相同于第一未曝光区域305Hs、305Hd于基板材料层300的投影形状，拟导体图案WG1、WS1于基板材料层300的投影形状则相同于第一未曝光区域305Hs、305Hd中扣除第二曝光区域305E2的残存区域于基板材料层300的投影形状。在本实施例中，位于母板20中央区CR的导体图案S1、D1是通过对光刻胶材料层302的两道曝光工艺及一道显影工艺而形成；类似地，位于母板20的驱动电路区DR1、DR2的导体图案S2、D2也可通过对光刻胶材料层的两道曝光工艺及一道显影工艺而形成，并且图1B、1C中的导体图案S1、S2可分别为源极，导体图案D1、D2可分别为漏极。更进一步地，在其他实施例中，形成导体图案S1时，可一并形成数据线图未示，导体图案S1可电性连接至数据线；类似地，形成导体图案S2时，可一并形成元件连接线图未示或主动元件连接线图未示，导体图案S2可电性连接至元件连接线或主动元件连接线。接着，请参照图3I，于基板100上连续地形成覆盖导体图案S1、D1的绝缘区块PV1，以提供保护功能或是平坦化功能。并且，通过一道微影蚀刻工艺以自绝缘区块PV1暴露出部分的导体图案D1。在本实施例中，绝缘区块PV1的材质可包括无机材料、有机材料或其组合。接着，通过一道微影蚀刻工艺，于基板100上形成图案化的像素电极PE1。在本实施例中，像素电极PE1覆盖绝缘区块PV1，且填入绝缘区块PV1的开口而与导体图案D1接触。在本实施例中，像素电极PE1的材质可包括透明金属氧化物导电材料，例如包括但不限于：铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、或铟锗锌氧化物。于此，将可完成母板20的阵列基板板材的制作。完成对向基板板材的制作后，可将阵列基板板材与对向基板板材进行组立，并将显示介质110通过粘着层140密封于其间，所形成的包括多个显示面板或多个标准像素单元、多个虚置像素单元、多个标准阶级电路以及多个虚置阶级电路的母板20。对向基板板材可包括基板190、遮蔽图案层170、彩色滤光图案160、平坦化层150及导电层130。遮蔽图案层170的各遮蔽区块170S、170D遮蔽彩色滤光图案160的边界，遮蔽图案层170可为黑色矩阵BlackMatrix，BM，彩色滤光图案160例如可为红色滤光图案、绿色滤光图案及蓝色滤光图案。导电层130可选择性地为透明的导电材料，例如氧化铟锡等。粘着层140可为框胶，且粘着层140与切割面CS1不重叠。此外，阵列基板板材与对向基板板材之间可选择性地设置支撑结构120，例如但不限于光刻胶间隙物photo-spacer，以形成间隙cellgap，支撑结构120的位置可对应遮蔽区块170S、170D配置，以减少开口率的损失。在本实施例中，显示介质110可为液晶材料，则显示面板10称为液晶显示面板，但本发明不限于此；在其他的实施例中，显示面板10亦可经适当调整后作为电激发光材料显示面板或主动式有机发光二极管ActiveMatrixOrganicLight-EmittingDiode，AMOLED显示面板。更进一步地，在本实施例中，阵列基板板材是具有薄膜晶体管的基板板材，对向基板板材是具有彩色滤光图案160的彩色滤光基板板材，但本发明不限于此；在其他的实施例中，阵列基板板材也可以是整合了彩色滤光图案160于薄膜晶体管上的COA基板板材或是整合了薄膜晶体管于彩色滤光图案160上的AOC基板板材，此时，对向基板板材上不须制作彩色滤光图案160。换言之，导体图案G1、S1、D1、半导体图案SM1、像素电极PE1、彩色滤光图案160、遮蔽区块170S及绝缘区块GI1、PV1均设置于阵列基板板材与对向基板板材之间，意即设置于阵列基板板材与对向基板板材其中一者上方。请一并参照图2、图3I及图4，图4是本发明一实施方式的显示面板10的母板20的显示面板切割工艺的俯视示意图。完成母板20的制作后，再沿切割面CS1～CS3对母板20利用刀轮等机械方法或激光进行显示面板切割工艺，便可形成多个独立的显示面板，例如显示面板10、42、43。图4中的切割面CS1～CS3可位于图3B或图3F的第二曝光区域302E2或305E2中，优选地，图4中的切割面CS1～CS3位于图3B及图3F的第二曝光区域302E2及305E2的重叠区域中。由上述可知，由于母板20于预切割区C1～C3均是设置虚置像素单元DPC或虚置阶级电路DSC，因此切割出的显示面板10、42、43于切割面CS1～CS3上也是设置虚置像素单元DPC或虚置阶级电路DSC，且切割面CS1～CS3上不会有金属或导电材料裸露，如此一来，切割出的显示面板10、42、43在后续测试以及运送的过程中不会因为金属腐蚀而影响品质，并且在显示面板切割工艺中的高温高湿不致使金属腐蚀而产生短路。此外，由于母板20的预切割区C1～C3可依据不同设计考量与系统需求而进一步调整，因此自母板20切割出的显示面板10的尺寸可弹性调整。此外，经过显示面板切割工艺后，显示面板10、42、43于切割面CS1～CS3上的虚置像素单元DPC及虚置阶级电路DSC的边缘与切割面CS1～CS3切齐。显示面板10、42、43可经由其接合区BD分别与外部电路410、420、430相接合，其中，外部电路410、420、430例如是控制电路或驱动芯片。显示面板10及母板20可依据不同设计考量而适当调整。在图1B中，标准像素单元SPC与虚置像素单元DPC的不同之处在于虚置像素单元DPC缺少标准像素单元SPC中的导体图案G1、D1、S1，以避免显示面板切割工艺中发生短路或避免显示面板切割工艺后腐蚀的问题。但本发明不以此为限，当切割面CS1在预切割区C1的位置偏移时，所有的虚置像素单元DPC可均不包括导体图案G1、D1、S1及拟导体图案WG1、WS1。另一方面，虚置像素单元DPC相较标准像素单元SPC亦可有其他的元件差异。在一些实施例中，虚置像素单元不包括标准像素单元SPC中的像素电极PE1；在一些实施例中，虚置像素单元不包括标准像素单元SPC中的半导体图案SM1；在一些实施例中，虚置像素单元不包括标准像素单元SPC中的绝缘区块GI1或绝缘区块PV1。类似地，虚置阶级电路DSC相较标准阶级电路SSC亦可有其他的元件差异。举例来说，请参照图5，图5是本发明一实施方式的显示面板50的剖面示意图，其中，图5的剖面位置对应至图1A的剖线I-I’的位置。本实施例的显示面板50与图1B所述实施例的显示面板10两者结构相似，与图1B所述的实施例不同之处在于，显示面板50的虚置像素单元DPC5均不包括标准像素单元SPC中的导体图案G1、像素电极PE1、半导体图案SM1。如此一来，可避免显示面板切割工艺中的高温高湿引发短路。其中，像素电极PE1分别与遮蔽区块170S的开口172S及彩色滤光图案160重叠；像素电极PE1均未与遮蔽区块170D的开口172D及彩色滤光图案160重叠。此外，半导体图案SM1分别与遮蔽区块170S或彩色滤光图案160重叠；半导体图案SM1均未与遮蔽区块170D或彩色滤光图案160重叠。在此情况下，像素电极PE1及半导体图案SM1可类似图3A至图3H中导体图案G1、G2、S1、S2、D1、D2的制作方式，而通过对光刻胶材料层的两道曝光工艺及一道显影工艺形成拟半导体图案WSM1或拟像素电极。此外，如图5所示，于基板100边缘如边缘E1的虚置像素单元DPC5的边缘与基板100边缘切齐。类似地，请参照图6，图6是本发明一实施方式的显示面板60的剖面示意图，其中，图6的剖面位置对应至图1A的剖线I-I’的位置。本实施例的显示面板60与图1B所述实施例的显示面板10两者结构相似，与图1B所述的实施例不同之处在于，显示面板60的虚置像素单元DPC6均不包括标准像素单元SPC中的导体图案G1、D1、S1、像素电极PE1、半导体图案SM1。如此一来，可避免显示面板切割工艺中的高温高湿引发短路。此外，如图6所示，于基板100边缘如边缘E1的虚置像素单元DPC6的边缘与基板100边缘切齐。类似地，请参照图7，图7是本发明一实施方式的显示面板70的剖面示意图，其中，图7的剖面位置对应至图1A的剖线I-I’的位置。本实施例的显示面板70与图1B所述实施例的显示面板10两者结构相似，与图1B所述的实施例不同之处在于，显示面板70的虚置像素单元DPC7均不包括标准像素单元SPC中的导体图案G1、D1、S1、像素电极PE1、半导体图案SM1及绝缘区块GI1、PV1。如此一来，可避免显示面板切割工艺中的高温高湿引发短路。在此情况下，绝缘区块GI1、PV1亦可类似图3A至图3H中导体图案G1、G2、S1、S2、D1、D2的制作方式，而通过对光刻胶材料层的两道曝光工艺及一道显影工艺形成拟绝缘区块WGI1、WPV1。并且，遮蔽区块170S或其开口172S分别与绝缘区块GI1、PV1重叠，而遮蔽区块170D或其开口172D则未与绝缘区块GI1、PV1重叠。此外，如图7所示，于基板100边缘如边缘E1的虚置像素单元DPC7的边缘与基板100边缘切齐。在一些实施例中，显示面板70可另包括遮光胶条700，遮光胶条700用以避免边缘漏光，其设置于非显示区NAA，而可与部分的标准像素单元SPC或部分的虚置像素单元DPC7或部分的标准阶级电路SSC或部分的虚置阶级电路DSC重叠。显示面板10的驱动电路区DR可进一步调整，以降低信号干扰。请参照图1A、图1C、图8A至图8D，图8A是本发明图1A所绘制的显示面板10局部的俯视示意图，图8B至图8D分别是本发明图8A所绘制的显示面板10局部区域ZM1～ZM3的俯视示意图。为便于说明，图8A至图8D中省略图1A及图1C部分的膜层或元件，并且，图8A至图8D可能适应性缩小或放大各膜层、区域及或结构的相对尺寸、厚度及位置。如图8A至图8C所示，在本实施例中，标准阶级电路SSC包括主动元件TFT8a、TFT8b、主动元件连接线810S、810G、810SM、电容器CT8及元件连接线890。主动元件TFT8a、TFT8b分别包括导体图案G2、S2、D2及半导体图案SM2；电容器CT8包括电极板EP1、EP2。如图8A及图8D所示，虚置阶级电路DSC包括拟导体图案WG2、WS2、WD2、半导体图案SM2、拟电极板WEP1、WEP2、主动元件连接线810S、810G、810SM及元件连接线890。由上述可再次得知，标准阶级电路SSC与虚置阶级电路DSC的不同之处在于元件不完全相同。具体而言，当显示面板10自母板20切割出后，虚置阶级电路DSC的拟导体图案WG2、WS2、WD2可能经由阶级连接线800a、800b、800c或800d而耦接至标准阶级电路SSC，因而可导致信号干扰。为了避免信号干扰，在自母板20切割出显示面板10后，须沿着切割线CL1进一步切断阶级连接线800a～800d，例如利用激光进行驱动电路切割。在其他实施例中，亦可于显示面板10切割工艺前先进行驱动电路切割。如图8A所示，在本实施例中，阶级连接线800a、800b、800c或800d可电性连接于相邻的标准阶级电路SSC之间或连接于相邻的标准阶级电路SSC与虚置阶级电路DSC之间，但本发明不限于此；在其他的实施例中，阶级连接线800a、800b、800c或800d可电性连接于不相邻的标准阶级电路SSC之间或连接于不相邻的标准阶级电路SSC与虚置阶级电路DSC之间；在其他的实施例中，阶级连接线800a、800b、800c或800d可仅电性连接于两个标准阶级电路SSC之间或仅电性连接于一个标准阶级电路SSC与一个虚置阶级电路DSC之间；在其他的实施例中，阶级连接线800a、800b、800c或800d可将标准阶级电路SSC或虚置阶级电路DSC电性连接至其他电路。考量工艺精度，在一些实施例中，位于边缘的阶级连接线800a在邻近切割线CL1而预切割的区段应远离其他元件设置，即设置净空区域XX，以便于阶级连接线800a～800d的驱动电路切割工艺。具体而言，如图8A所示，位于边缘的阶级连接线800a可具有第一区段8001及第二区段8002，其中第一区段8001为邻近切割线CL1而预切割的区段，且第一区段8001与净空区域XX相邻设置。此外，第一区段8001可与净空区域XX对齐，更进一步地，第一区段8001的上边缘、右侧边缘、下边缘可与净空区域XX的上边缘、左侧边缘、下边缘对齐。在一些实施例中，阶级连接线800a可用于提供特定准位电平的直流电，但本发明不限于此。为确保第一区段8001远离其他元件设置，主动元件TFT8a、TFT8b、元件连接线890、电容器CT8或主动元件连接线810S、810G、810SM均空出净空区域XX，换言之，净空区域XX未设置主动元件TFT8a、TFT8b、元件连接线890、电容器CT8或主动元件连接线810S、810G、810SM或其他传输信号的元件。在一些实施例中，净空区域XX的长度LL介于50微米与150微米之间，净空区域XX的宽度WW介于50微米与150微米之间。由于净空区域XX可位于相邻的标准阶级电路SSC与虚置阶级电路DSC之间，且位于边缘的阶级连接线800a的第一区段8001相邻设置于净空区域XX，如此一来，当沿着切割线CL1切断阶级连接线800a～800d时，净空区域XX可避免损坏阶级连接线800a～800d以外的元件，因此可提高对阶级连接线800a～800d进行的驱动电路切割工艺的良率。值得注意的是，在一些实施例中，净空区域XX中可设置不重要的元件，例如浮接的元件。此外，如图8A所示，切割线CL1邻近设置于相邻的标准阶级电路SSC与虚置阶级电路DSC之间的净空区域XX或者邻近设置于两个相邻的标准阶级电路SSC之间的净空区域XX。为了进一步提高驱动电路切割工艺的良率，阶级连接线800a～800d其中任一者的宽度可进一步调整。举例来说，如图8A所示，阶级连接线800a的第一区段8001的线宽W1小于第二区段8002的线宽W2。在一些实施例中，第一区段8001的线宽W1大致介于8微米与10微米之间，第二区段8002的线宽W2大致介于100微米与200微米之间。在一些实施例中，第一区段8001的线宽W1与第二区段8002的线宽W2之间的比例介于0.04与1之间。在一些实施例中，第一区段8001的长度LN1介于50微米与150微米之间。在其他的实施例中，阶级连接线800b～800d亦可具有宽度不同的多个区段，以便于对阶级连接线800a～800d进行的驱动电路切割工艺。此外，如图1C、图8A所示，由于粘着层140可与部分的标准阶级电路SSC或部分的虚置阶级电路DSC重叠，因此，标准阶级电路SSC及虚置阶级电路DSC中的元件可进一步调整，以确保粘着层140的固化。举例来说，电容器CT8中的电极板EP1具有多个开口EP1n，电容器CT8中的电极板EP2也具有多个开口EP2n，且开口EP1n分别与开口EP2n重叠。换言之，电容器CT8具有镂空结构，而能提高电容器CT8的透光率，以确保粘着层140的固化。类似地，虚置阶级电路DSC的拟电极板WEP1、WEP2也分别具有多个开口，而构成镂空结构。值得注意的是，在图8A中，开口EP1n、EP2n的数目分别为15个，但本发明不限于此，开口EP1n、EP2n的数目可视不同需求而适应性调整。另一方面，在一些实施例中，主动元件TFT8a之间可通过主动元件连接线810S、810G或810SM而电性连接，其中，主动元件连接线810S与主动元件TFT8a的导体图案S2可形成多个开口810Sn，主动元件连接线810G与主动元件TFT8a的导体图案G2可形成多个开口810Gn，主动元件连接线810SM与主动元件TFT8a的半导体图案SM2可形成多个开口810SMn。在另一些实施例中，主动元件连接线810S、810G、810SM使相邻的两个主动元件TFT8a并联。在另一些实施例中，主动元件连接线810S、810G、810SM的线宽Ws、Wg、Wsm分别小于40微米。类似地，主动元件TFT8b之间可通过主动元件连接线810G而电性连接，而形成开口810Gn。换言之，主动元件TFT8a、TFT8b可与主动元件连接线810S、810G或810SM构成镂空结构，而能提高主动元件TFT8a、TFT8b的透光率，以确保粘着层140的固化。值得注意的是，开口810Sn、810Gn、810SMn的数目亦可视不同需求而适应性调整。此外，主动元件TFT8a之间设置多条主动元件连接线810G可形成分流，而提高等效线宽及耐电流度，以避免单一的主动元件连接线810G因负载电流过高而毁损；据此，主动元件TFT8a之间设置多条主动元件连接线810S或810SM。在一些实施例中，主动元件TFT8a、TFT8b可为两指的指形晶体管；在另一些实施例中，主动元件TFT8a、TFT8b可为多指的指形晶体管。此外，如图1C、图8A至图8C所示，主动元件TFT8a、TFT8b中导体图案S2的边缘可偏移offset半导体图案SM2的边缘，但在其他的实施例中，导体图案S2的边缘可与半导体图案SM2的边缘对齐，以降低主动元件TFT8a、TFT8b的栅极源极间电容和栅极漏极间电容的负载。类似地，虚置阶级电路DSC的拟导体图案WG2、WS2、半导体图案SM2亦可与主动元件连接线810S、810G或810SM构成镂空结构。为便于进行驱动电路切割工艺，显示面板可进一步调整。请参照图9，图9是本发明一实施方式的显示面板90局部的俯视示意图。本实施例的显示面板90与图8A所述实施例的显示面板10两者结构相似，与图8A所述的实施例不同之处在于，除了设置净空区域XX，显示面板90中相邻的标准阶级电路SSC9之间可相隔间隙，或者，相邻的标准阶级电路SSC9与虚置阶级电路DSC9之间可相隔间隙，而净空区域XX位于间隙中。标准阶级电路SSC9的主动元件TFT9a、TFT8b、主动元件连接线810S、810G、810SM、电容器CT9及元件连接线990均空出净空区域XX；类似地，虚置阶级电路DSC9的拟导体图案WG9、WS9、WD9、半导体图案SM9、拟电极板WEP3、WEP4、主动元件连接线810S、810G、810SM及元件连接线990均空出净空区域XX。换言之，这些间隙实质上扩大净空区域XX的范围，如此一来，可进一步提高驱动电路切割工艺的良率。此外，为了降低电阻，在本实施例中，阶级连接线800a～800d的宽度可为定值，而不具有宽度变化。为便于进行驱动电路切割工艺，显示面板可进一步调整。请参照图10，图10是本发明一实施方式的显示面板95局部的俯视示意图。本实施例的显示面板95与图9所述实施例的显示面板90两者结构相似，与图9所述的实施例不同之处在于，阶级连接线的结构可进一步调整。举例来说，如图10所示，阶级连接线1000具有第一区段10001及第二区段10002，阶级连接线1000的第一区段10001具有分支10001a～10001c，分支10001a～10001c的线宽W3小于第二区段10002的线宽W2。在一些实施例中，分支10001a～10001c的线宽W3大致介于8微米与10微米之间。在其他的实施例中，阶级连接线800b～800d亦可具有多个分支，以便于驱动电路切割工艺。值得注意的是，在图10中，第一区段10001的分支10001a～10001c的数目为3个，但本发明不限于此，第一区段10001的分支的数目可视不同需求而适应性调整。为便于进行驱动电路切割工艺，显示面板可进一步调整。请参照图11，图11是本发明一实施方式的显示面板99局部的俯视示意图。本实施例的显示面板99与图9所述实施例的显示面板90两者结构相似，且功能与技术效果都类似，因此相同符号代表相同元件。本实施例与图9所述的实施例不同之处在于，显示面板99的标准阶级电路SSC11及虚置阶级电路DSC11中的元件可进一步调整。具体而言，标准阶级电路SSC11可不包括电容器CT8；类似地，虚置阶级电路DSC11可不包括拟电极板WEP1、WEP2。此外，标准阶级电路SSC11的主动元件TFT11a的形状不同于图9中标准阶级电路SSC9的主动元件TFT9a，在此情况下，主动元件TFT11a可兼具有电容效应。类似地，虚置阶级电路DSC11的拟导体图案WG11、WS11的形状不同于图9中虚置阶级电路DSC9的拟导体图案WG9、WS9。综上所述，本发明的母板可切割出任意尺寸的显示面板。为了避免显示面板切割工艺中损及位于显示区中的膜层或元件，因此于显示面板的边缘预留预切割区。由于预切割区中仅设置缺少特定材料如导电材料的虚置像素单元或虚置阶级电路，因此切割制作出的显示面板边缘不会有导电材料裸露，而可避免显示面板切割工艺中不同膜层或元件发生短路的问题或避免切割工艺后腐蚀的问题，进而确保显示品质。此外，为了避免虚置阶级电路造成信号干扰，在显示面板切割工艺之后进行驱动电路切割，以切断阶级连接线。阶级连接线具有宽度不同的区段，或者阶级连接线在预切割的区段可远离其他元件设置，以提高驱动电路切割工艺的良率。再者，由于粘着层为因应显示面板客制化而可能设置于任意位置，而使粘着层可与部分的标准阶级电路或虚置阶级电路重叠，因此标准阶级电路及虚置阶级电路中的元件具有镂空结构，以能提高元件的透光率，而能确保粘着层的固化。虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的构思和范围内，当可作些许的变动与润饰，故本发明的保护范围当视权利要求所界定者为准。

权利要求：1.一种显示面板，包括：一基板，其中多个第一导体图案及一遮蔽图案层的多个遮蔽区块于该基板上呈阵列排列；多个标准像素单元，各该标准像素单元包括所述多个第一导体图案中的一第一导体图案及所述多个遮蔽区块中的一第一遮蔽区块，所述多个第一遮蔽区块分别与所述多个第一导体图案重叠；以及多个虚置像素单元，各该虚置像素单元包括所述多个遮蔽区块中的一第二遮蔽区块，所述多个第二遮蔽区块未与所述多个第一导体图案重叠，其中该基板的一第一边缘与所述多个标准像素单元中的一标准像素单元相邻所述多个虚置像素单元的一第二边缘相隔一第一间距，该第一间距介于50微米与3000微米之间。2.如权利要求1所述的显示面板，其中各该标准像素单元另包括多个第二导体图案中的一第二导体图案，所述多个第一遮蔽区块另分别与所述多个第二导体图案重叠，所述多个第二遮蔽区块未与所述多个第二导体图案重叠，各该第一导体图案及各该第二导体图案分别为一栅极、一漏极或一源极。3.如权利要求1所述的显示面板，其中各该标准像素单元另包括多个像素电极中的一像素电极，各该第一遮蔽区块及各该第二遮蔽区块分别具有一第一开口及一第二开口，所述多个像素电极分别与所述多个第一遮蔽区块的所述多个第一开口重叠，所述多个像素电极未与所述多个第二遮蔽区块的所述多个第二开口重叠。4.如权利要求1所述的显示面板，其中各该标准像素单元另包括多个半导体图案中的一半导体图案，所述多个第一遮蔽区块另分别与所述多个半导体图案重叠，所述多个第二遮蔽区块未与所述多个半导体图案重叠。5.如权利要求1所述的显示面板，其中各该标准像素单元另包括一绝缘层中多个绝缘区块中的一绝缘区块，所述多个第一遮蔽区块另分别与所述多个绝缘区块重叠，所述多个第二遮蔽区块未与所述多个绝缘区块重叠。6.如权利要求1所述的显示面板，其中各该标准像素单元另包括多个彩色滤光图案中的一第一彩色滤光图案，各该虚置像素单元另包括所述多个彩色滤光图案中的一第二彩色滤光图案，所述多个第一彩色滤光图案分别对应所述多个第一导体图案设置，所述多个第二彩色滤光图案未对应所述多个第一导体图案设置。7.如权利要求1所述的显示面板，另包括一粘着层，该粘着层与部分的所述多个标准像素单元重叠。8.如权利要求1所述的显示面板，其中所述多个标准像素单元中的多个第一标准像素单元位于一显示区，所述多个虚置像素单元及所述多个标准像素单元中的多个第二标准像素单元位于一非显示区。9.如权利要求1所述的显示面板，另包括：多个标准阶级电路，各该标准阶级电路包括多个第三导体图案中的一第三导体图案，所述多个标准阶级电路对应所述多个标准像素单元设置；以及至少一虚置阶级电路，该至少一虚置阶级电路中的一虚置阶级电路对应所述多个虚置像素单元中的一虚置像素单元设置，其中该基板的该第一边缘与所述多个标准阶级电路中的一标准阶级电路相邻该至少一虚置阶级电路的一第三边缘相隔一第二间距，该第二间距介于50微米与3000微米之间。10.如权利要求9所述的显示面板，另包括多个阶级连接线，所述多个阶级连接线中位于边缘的一第一阶级连接线电性连接于该至少一虚置阶级电路中的一虚置阶级电路及所述多个标准阶级电路中的一标准阶级电路之间，该第一阶级连接线的一区段相邻设置于一净空区域，该净空区域设置于该至少一虚置阶级电路中的一虚置阶级电路与所述多个标准阶级电路中相邻该至少一虚置阶级电路的一标准阶级电路之间，各该标准阶级电路包括多个主动元件，所述多个主动元件空出该净空区域，该净空区域的长度介于50微米与150微米之间，该净空区域的宽度介于50微米与150微米之间。11.如权利要求9所述的显示面板，另包括多个阶级连接线，所述多个阶级连接线中的一第二阶级连接线电性连接于该至少一虚置阶级电路中的一虚置阶级电路及所述多个标准阶级电路中的一标准阶级电路之间，该第二阶级连接线具有一第一区段及一第二区段，该第一区段位于该至少一虚置阶级电路中的一虚置阶级电路与所述多个标准阶级电路中相邻该至少一虚置阶级电路的一标准阶级电路之间，该第一区段的线宽小于该第二区段的线宽。12.一种驱动电路，包括：多个阶级电路，各该阶级电路包括多个主动元件；以及多个阶级连接线，所述多个阶级连接线中位于边缘的一第一阶级连接线电性连接于所述多个阶级电路中的两个阶级电路之间，该第一阶级连接线的一区段相邻设置于一净空区域，该净空区域位于所述多个阶级电路中相邻的两个阶级电路之间，所述多个主动元件空出该净空区域，该净空区域的长度介于50微米与150微米之间，该净空区域的宽度介于50微米与150微米之间。13.如权利要求12所述的驱动电路，其中各该阶级电路另包括一电容器，该电容器包括一第一电极板及一第二电极板，该第一电极板具有多个第一开口，该第二电极板具有多个第二开口，且所述多个第一开口分别与所述多个第二开口重叠，该电容器空出该净空区域。14.如权利要求12所述的驱动电路，其中各该阶级电路另包括多个主动元件连接线，所述多个主动元件连接线电性连接于所述多个主动元件中并联的两个主动元件之间，以形成多个第三开口，所述多个主动元件连接线空出该净空区域。15.一种驱动电路，包括：多个阶级电路，各该阶级电路包括多个主动元件；以及多个阶级连接线，所述多个阶级连接线中的一第一阶级连接线电性连接于所述多个阶级电路中的两个阶级电路之间，该第一阶级连接线具有一第一区段及一第二区段，该第一区段位于所述多个阶级电路中相邻的两个阶级电路之间，该第一区段的线宽小于该第二区段的线宽。16.如权利要求15所述的驱动电路，其中该第一区段具有多个分支，各该分支的线宽分别小于该第二区段的线宽。17.如权利要求15所述的驱动电路，其中各该阶级电路另包括一电容器，该电容器包括一第一电极板及一第二电极板，该第一电极板具有多个第一开口，该第二电极板具有多个第二开口，且所述多个第一开口分别与所述多个第二开口重叠。18.如权利要求15所述的驱动电路，其中各该阶级电路另包括多个主动元件连接线，所述多个主动元件连接线电性连接于所述多个主动元件中并联的两个主动元件之间，以形成多个第三开口。19.一种显示面板制作方法，包括：提供一基板材料层；形成多个标准像素单元及多个虚置像素单元，其中多个第一导体图案及一遮蔽图案层的多个遮蔽区块于该基板材料层上呈阵列排列，各该标准像素单元包括所述多个第一导体图案中的一第一导体图案及所述多个遮蔽区块中的一第一遮蔽区块，所述多个第一遮蔽区块分别与所述多个第一导体图案重叠，各该虚置像素单元包括所述多个遮蔽区块中的一第二遮蔽区块，所述多个第二遮蔽区块未与所述多个第一导体图案重叠；以及沿至少一切割面切割该基板材料层，其中该至少一切割面中的一切割面与所述多个标准像素单元中的一标准像素单元相邻所述多个虚置像素单元的一第一边缘相隔一第一间距，该第一间距介于50微米与3000微米之间。20.如权利要求19所述的显示面板制作方法，其中形成所述多个标准像素单元及所述多个虚置像素单元的步骤包括：形成一第一导体材料层于该基板材料层上；形成一第一光刻胶材料层于该第一导体材料层上；于该第一光刻胶材料层上形成多个第一未曝光区域与多个第一曝光区域；于该第一光刻胶材料层上形成至少一第二曝光区域，其中该至少一第二曝光区域与所述多个第一未曝光区域或所述多个第一曝光区域部分重叠，该至少一切割面分别位于该至少一第二曝光区域中，该至少一第二曝光区域的宽度介于50微米与3500微米之间；以及依据所述多个第一曝光区域及该至少一第二曝光区域，图案化该第一导体材料层，以形成所述多个第一导体图案，所述多个第一导体图案的形状与所述多个第一未曝光区域的形状相同。21.如权利要求19所述的显示面板制作方法，其中各该标准像素单元另包括多个第二导体图案中的一第二导体图案，所述多个第一遮蔽区块另分别与所述多个第二导体图案重叠，所述多个第二遮蔽区块未与所述多个第二导体图案重叠，各该第一导体图案及各该第二导体图案分别为一栅极、一漏极或一源极。22.如权利要求19所述的显示面板制作方法，其中各该标准像素单元另包括多个像素电极中的一像素电极，各该第一遮蔽区块及各该第二遮蔽区块分别具有一第一开口及一第二开口，所述多个像素电极分别与所述多个第一遮蔽区块的所述多个第一开口重叠，所述多个像素电极未与所述多个第二遮蔽区块的所述多个第二开口重叠。23.如权利要求19所述的显示面板制作方法，其中各该标准像素单元另包括多个半导体图案中的一半导体图案，所述多个第一遮蔽区块另分别与所述多个半导体图案重叠，所述多个第二遮蔽区块未与所述多个半导体图案重叠。24.如权利要求19所述的显示面板制作方法，其中各该标准像素单元另包括一绝缘层中多个绝缘区块中的一绝缘区块，所述多个第一遮蔽区块另分别与所述多个绝缘区块重叠，所述多个第二遮蔽区块未与所述多个绝缘区块重叠。25.如权利要求19所述的显示面板制作方法，另包括形成一粘着层，该粘着层与部分的所述多个标准像素单元重叠。26.如权利要求19所述的显示面板制作方法，其中于形成所述多个标准像素单元及所述多个虚置像素单元时，形成多个标准阶级电路及至少一虚置阶级电路，其中各该标准阶级电路包括多个第三导体图案中的一第三导体图案，所述多个标准阶级电路对应所述多个标准像素单元设置，该至少一虚置阶级电路中的一虚置阶级电路对应所述多个虚置像素单元中的一虚置像素单元设置，该至少一切割面中的一切割面与所述多个标准阶级电路中的一标准阶级电路相邻该至少一虚置阶级电路的一第二边缘相隔一第二间距，该第二间距介于50微米与3000微米之间。27.如权利要求26所述的显示面板制作方法，其中多个阶级连接线中位于边缘的一第一阶级连接线电性连接于该至少一虚置阶级电路中的一虚置阶级电路及所述多个标准阶级电路中的一标准阶级电路之间，该第一阶级连接线的一区段相邻设置于一净空区域，该净空区域设置于该至少一虚置阶级电路中的一虚置阶级电路与所述多个标准阶级电路中相邻该至少一虚置阶级电路的一标准阶级电路之间，各该标准阶级电路包括多个主动元件，所述多个主动元件空出该净空区域，该净空区域的长度介于50微米与150微米之间，该净空区域的宽度介于50微米与150微米之间。28.如权利要求26所述的显示面板制作方法，其中多个阶级连接线中的一第二阶级连接线电性连接于该至少一虚置阶级电路中的一虚置阶级电路及所述多个标准阶级电路中的一标准阶级电路之间，该第二阶级连接线具有一第一区段及一第二区段，该第一区段位于该至少一虚置阶级电路中的一虚置阶级电路与所述多个标准阶级电路中相邻该至少一虚置阶级电路的一标准阶级电路之间，该第一区段的线宽小于该第二区段的线宽。

百度查询： 友达光电股份有限公司 显示面板、驱动电路及显示面板制作方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD