申请/专利权人：通富微电子股份有限公司

申请日：2019-07-26

公开（公告）日：2023-03-14

公开（公告）号：CN110544677B

主分类号：H01L23/31

分类号：H01L23/31;H01L23/492;H01L23/552

优先权：

专利状态码：有效-授权

法律状态：2023.03.14#授权;2019.12.31#实质审查的生效;2019.12.06#公开

摘要：一种本发明的封装结构，若干半导体芯片倒装在基板的正面上；包覆所述半导体芯片的非功能面和侧壁表面以及底填充层侧面表面的第一屏蔽层，且所述第一屏蔽层的表面呈椭球状；位于所述第一屏蔽层上的第二屏蔽层；位于所述基板的背面的与输出端口连接的外部接触结构。所述椭球状表面的第一屏蔽层本身能均匀和完整的覆盖所述半导体芯片的非功能面和侧壁表面，并且在第一屏蔽层的椭球状表面形成第二屏蔽层时，第二屏蔽层也不会出现厚度不均匀以及边缘覆盖不好的问题，从而使得第一屏蔽层和的第二屏蔽层两者构成的整体屏蔽层是完整的，提高了屏蔽的效果。

主权项：1.一种封装结构，其特征在于，包括：基板，所述基板中具有若干线路结构，基板的正面具有若干输入端口，基板的背面具有若干输出端口，所述输入端口和输出端口分别与相应的线路结构连接；倒装在基板的正面上的若干半导体芯片，每个半导体芯片包括功能面和与功能面相对的非功能面，所述功能面上具有若干焊盘，所述焊盘上具有金属凸块，所述每个半导体芯片上的金属凸块与基板的正面上对应的输入端口连接，所述半导体芯片的功能面上还具有底部屏蔽层，所述底部屏蔽层覆盖半导体芯片的整个功能面，所述底部屏蔽层的四周边缘与半导体芯片的四周侧壁齐平，若干焊盘贯穿底部屏蔽层，焊盘与底部屏蔽层之间通过隔离层隔离；所述具有底部屏蔽层的半导体芯片的形成过程为：提供晶圆，所述晶圆上形成有若干半导体芯片，所述半导体芯片包括顶层介质层和位于顶层介质层中的顶层互连结构；在所述顶层介质层上形成隔离层；刻蚀所述隔离层，在所述隔离层中形成若干第一开口和包围所述若干第一开口的第二开口，且剩余的隔离层仅位于第一开口和第二开口之间，将所述第一开口和第二开口隔开；在所述若干第一开口中填充金属材料形成若干焊盘，在所述第二开口中填充金属材料形成底部屏蔽层；在所述焊盘上形成金属凸块；形成所述金属凸块后，切割所述晶圆，形成若干分立的具有底部屏蔽层的半导体芯片；位于所述半导体芯片的功能面和基板的正面表面之间的底填充层；包覆所述半导体芯片的非功能面和侧壁表面以及底填充层侧面表面的第一屏蔽层，且所述第一屏蔽层的表面呈椭球状，所述第一屏蔽层与底部屏蔽层的四周边缘连接；位于所述第一屏蔽层上的第二屏蔽层；位于所述基板的背面的与输出端口连接的外部接触结构。

全文数据：

权利要求：

百度查询： 通富微电子股份有限公司 封装结构

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD