申请/专利权人:深圳市紫光同创电子有限公司
申请日:2019-12-26
公开(公告)日:2023-03-14
公开(公告)号:CN111147053B
主分类号:H03K5/1252
分类号:H03K5/1252;G06F1/08
优先权:
专利状态码:有效-授权
法律状态:2023.03.14#授权;2020.06.05#实质审查的生效;2020.05.12#公开
摘要:本发明提供一种无毛刺时钟切换电路,包括:时钟选择信号产生电路、同步电路和多路选择器,时钟选择信号产生电路用于生成多个时钟选择信号,同步电路用于根据供切换的多个时钟信号对多个时钟选择信号进行同步处理,同步处理后的各时钟选择信号满足以下特性:任意相邻的两个时钟选择信号中,前一项时钟选择信号的下降沿与后一项时钟选择信号的上升沿对齐,每个时钟选择信号的上升沿与其对应的时钟信号的上升沿对齐,每个时钟选择信号的下降沿与其对应的时钟信号的后一项时钟信号的上升沿对齐;所述多路选择器根据同步处理后的多个时钟选择信号,从输入的多个时钟信号中选择一路输出。本发明能够实现多路时钟信号进行切换时,输出时钟不会产生毛刺。
主权项:1.一种无毛刺时钟切换电路,其特征在于,包括:时钟选择信号产生电路、同步电路和多路选择器,所述时钟选择信号产生电路,用于生成多个时钟选择信号,所述时钟选择信号的个数与供切换的多个时钟信号的个数相同,所述供切换的多个时钟信号为一组在时序上依次延迟的时钟信号,且所述时钟选择信号与所述供切换的多个时钟信号是一一对应的,在任意时刻,有且只有一个时钟选择信号是有效的;所述同步电路,用于根据供切换的多个时钟信号对所述时钟选择信号产生电路生成的多个时钟选择信号进行同步处理,同步处理后的各时钟选择信号满足以下特性:任意相邻的两个时钟选择信号中,前一项时钟选择信号的下降沿与后一项时钟选择信号的上升沿对齐,每个时钟选择信号的上升沿与其对应的时钟信号的上升沿对齐,每个时钟选择信号的下降沿与其对应的时钟信号的后一项时钟信号的上升沿对齐;所述多路选择器的输入端输入供切换的多个时钟信号,所述多路选择器的控制端输入一控制信号,所述控制信号为所述同步电路同步处理后的多个时钟选择信号,所述多路选择器的输出端输出一时钟输出信号,所述时钟输出信号为与同步处理后的有效的时钟选择信号对应的时钟信号。
全文数据:
权利要求:
百度查询: 深圳市紫光同创电子有限公司 无毛刺时钟切换电路
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。