申请/专利权人:慧荣科技股份有限公司
申请日:2016-10-11
公开(公告)日:2023-03-14
公开(公告)号:CN111669155B
主分类号:H03K5/135
分类号:H03K5/135
优先权:["20151014 TW 104133654"]
专利状态码:有效-授权
法律状态:2023.03.14#授权;2020.10.13#实质审查的生效;2020.09.15#公开
摘要:本发明公开了一种时钟校正方法、参考时钟产生方法、时钟校正电路以及参考时钟产生电路。所述时钟校正方法包含以下步骤:接收一通信协议所定义的一均衡训练序列,其中所述均衡训练序列包含重复出现的一特定图案;依据所述特定图案的一翻转次数来对所述均衡训练序列执行一分频操作,以产生一均衡训练序列时钟;以及依据所述均衡训练序列时钟来校正一振荡器的一输出时钟的频率。本发明所公开的时钟校正方法、参考时钟产生方法、时钟校正电路以及参考时钟产生电路不仅可减少芯片温度与工艺波动的影响,也几乎不会增加额外的电路面积与生产成本。
主权项:1.一种时钟校正方法,其特征在于,包含:接收一通信协议中的一训练信号,其中所述训练信号携带有重复出现的一特定图案;依据所述特定图案的一翻转次数来产生一分频操作的除数以执行所述分频操作,所述分频操作根据所述训练信号的周期性特征以产生一均衡训练序列时钟,其中所述特定图案包括交替出现的奇图案和偶图案,所述翻转次数包括所述奇图案的翻转次数和所述偶图案的翻转次数;以及依据所述均衡训练序列时钟来校正一振荡器的一输出时钟的频率。
全文数据:
权利要求:
百度查询: 慧荣科技股份有限公司 时钟校正方法与校正电路和参考时钟产生方法与产生电路
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。