申请/专利权人：成都频岢微电子有限公司

申请日：2022-11-15

公开（公告）日：2023-03-14

公开（公告）号：CN115603690B

主分类号：H03H7/01

分类号：H03H7/01;H03H1/00

优先权：

专利状态码：有效-授权

法律状态：2023.03.14#授权;2023.02.07#实质审查的生效;2023.01.13#公开

摘要：本发明公开了一种基于IPD工艺的N77频段小型化滤波器，包括衬底以及设置在衬底上并依次连接的信号输入端口Port1、第一并联谐振器、第二并联谐振器、第三并联谐振器、第四并联谐振器、第五并联谐振器和信号输出端口Port2。本发明中的并联谐振器均同时引入电容耦合及电感耦合使得响应两端均产生零点，表现出更好的抑制性；本发明引入电感间互感来代替集总的电感使用，这在一定程度上减小了设计的尺寸及通常金属螺旋电感带来的损耗，使得滤波器响应表现出尺寸小、低损耗及宽带的特点。本发明与市面上常用的5G滤波器相比尺寸更小，且加工成本更低，这有利于大规模生产和应用。

主权项：1.基于IPD工艺的N77频段小型化滤波器，其特征在于，包括衬底以及设置在衬底上并依次连接的信号输入端口Port1、第一并联谐振器、第二并联谐振器、第三并联谐振器、第四并联谐振器、第五并联谐振器和信号输出端口Port2；所述第一并联谐振器包括第一集总并联电感L1和第一集总并联电容C1，所述第二并联谐振器包括第一并联互感电感L2'和第二集总并联电容C2，所述第三并联谐振器包括第二集总并联电感L3和第三集总并联电容C3，所述第四并联谐振器包括第二并联互感电感L4'和第四集总并联电容C4，所述第五并联谐振器包括第三集总并联电感L5和第五集总并联电容C5；所述第一集总并联电感L1的一端和第一集总并联电容C1的一端均与信号输入端口Port1连接，所述第一集总并联电感L1的另一端和第一集总并联电容C1的另一端连接并接地，所述第一并联互感电感L2'和第二集总并联电容C2并联，所述第二集总并联电容C2的一端与第一集总并联电感L1的接地端连接，其另一端与第二集总并联电感L3的一端连接，所述第二集总并联电感L3和第三集总并联电容C3并联，所述第二集总并联电感L3的另一端与第四集总并联电容C4的一端连接，所述第二并联互感电感L4'和第四集总并联电容C4并联，所述第四集总并联电容C4的另一端与第三集总并联电感L5的接地端连接，所述第三集总并联电感L5的一端和第五集总并联电容C5的一端均与信号输出端口Port2连接，所述第三集总并联电感L5的另一端和第五集总并联电容C5的另一端连接并接地；所述第三集总并联电容C3的一端连接第一并联互感电感L2'和第二集总并联电容C2的并联端，所述第三集总并联电容C3的另一端连接第二并联互感电感L4'和第四集总并联电容C4的并联端；所述第一并联互感电感L2'是由第一集总并联电感L1和第二集总并联电感L3互感产生的等效电感，所述第二并联互感电感L4'是由第二集总并联电感L3和第三集总并联电感L5互感产生的等效电感；所述第一集总并联电感L1、第二集总并联电感L3和第三集总并联电感L5均为不规则多边形形状，并采用叠层绕线方式结构。

全文数据：

权利要求：

百度查询： 成都频岢微电子有限公司 基于IPD工艺的N77频段小型化滤波器

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD