申请/专利权人:英特尔公司
申请日:2022-08-12
公开(公告)日:2023-03-17
公开(公告)号:CN115810633A
主分类号:H01L27/092
分类号:H01L27/092;H01L21/8238;B82Y10/00
优先权:["20210913 US 17/473,427"]
专利状态码:在审-公开
法律状态:2023.03.17#公开
摘要:本文提供的技术用以形成与同一衬底上的其他半导体器件相比具有不同数量的半导体纳米带的半导体器件。在一个示例中,给定存储器单元例如,随机存取存储器RAM单元的两个不同半导体器件包括p沟道器件和n沟道器件。更具体地,p沟道器件可以是具有第一数量的半导体纳米带的GAA晶体管,而n沟道器件可以是具有大于第一数量的第二数量的半导体纳米带的GAA晶体管。在一些情况下,多个n沟道器件与多个p沟道器件相比具有一个额外的半导体纳米带。取决于在制作工艺期间何时去除纳米带,将出现能够在最终器件中检测到的不同结构结果。
主权项:1.一种集成电路,包括:具有在第一源极区和第一漏极区之间延伸的第一组的两个或更多半导体纳米带的第一半导体器件;以及具有在第二源极区和第二漏极区之间延伸的第二组的一个或多个半导体纳米带的第二半导体器件,与所述第一组半导体纳米带相比,所述第二组半导体纳米带具有更少数量的纳米带。
全文数据:
权利要求:
百度查询: 英特尔公司 对栅极全环绕半导体器件的选择性数量缩减
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。